第4章主存储器.pptVIP

第4章 主存储器;4.1 主存储器处于全机中心地位 4.2 主存储器分类 4.3 主存储器的主要技术指标 4.4 主存储器的基本操作 4.5 读/写存储器(即随机存储器(RAM)) 4.6 非易失性半导体存储器 4.7 DRAM的研制与发展 4.8 半导体存储器的组成与控制 4.9 多体交叉存储器;4.2 主存储器分类;4.3 主存储器的主要技术指标;4.3 主存储器的主要技术指标;4.3 主存储器的主要技术指标;4.4 主存储器的基本操作;4.4 主存储器的基本操作; 高位字节 地址为字地址;芯片容量;;存储芯片片选线的作用;0,0;A;读/写存储器(即随机存储器(RAM)) ;1. 静态存储器(SRAM); 图4.3 MOS静态存储器结构图; 图4.3 MOS静态存储器结构图;A′;T1 ~ T4; 图4.4 1K静态存储器框图;(2) 开关特性 ① 读周期的参数;② 写周期的参数 ;2. 动态存储器(DRAM); 图4.8 单管存储单元线路图 ;(2) 再生 DRAM是通过把电荷充积到MOS管的栅极电容或专门的MOS电容中去来实现信息存储的。但是由于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。把这一充电过程称为再生，或称为刷新。对于DRAM，再生一般应在小于或等于2ms的时间内进行一次。 DRAM采用“读出”方式进行再生。; 图4.9 16K×1动态存储器框图 ; (3) 动态 RAM 刷新;tC = tM + tR;③ 分散刷新与集中刷新相结合（异步刷新）;(4) 动态 RAM 和静态 RAM 的比较;4.6 非易失性半导体存储器;表4.1 列出几种存储器的主要应用 ;4.8 半导体存储器的组成与控制;用 2片 16K*4位的存储芯片组成16K*8位的存储器; (2) 字扩展（增加存储字的数量）;用 4片 16K*8位组成64K*8位的存储器; (3) 字、位扩展;用 8片 1K*4位存储芯片组成4K*8位存储器 ;存储扩展问题分析;存储扩展问题分析;存储器扩展实例;存储器扩展实例;1K ? 4;存储器扩展实例;存储器扩展实例;存储器扩展实例;设CPU有16根地址线，8根数据线，并用/MREQ作为访存控制信号（低电平有效），用/WR作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K*4位RAM、4K*8位RAM 、8K*8位RAM 、2K*8位ROM 、4K*8位ROM 、8K*8位ROM及74LS138译码器和各种门电路。画出CPU与存储器的连接图，要求如下： 1主存地址空间分配：6000H-67FFH为系统程序区。 6800H-6BFFH为用户程序区。 2合理选用上述存储芯片，说明各选几片。 3详细画出存储芯片的片选逻辑图。; 解: ;(3) 分配地址线; 2K ×8位;4.9 多体交叉存储器;表4.2 地址的模四交叉编址 ;4.9.2 重叠与交叉存取控制 ;作业