第四章微处理器1.pptVIP

在T4状态：总线周期结束。 需要指出的是，只有在CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。 可见，如果在一个总线周期之后，不立即执行下一个总线周期，那么系统总线就处在空闲状态，此时，执行空闲周期。 6. 8086/8088CPU的引脚和工作模式 （1）8086和8088的引脚如图4-7所示： 8086／8088各引脚信号的功能如下： 1．AD15一AD0。（Address Data bus）地址／数据复用引脚（双向工作） 作为复用引脚，在总线周期的T1状态用来输出要访问的存储器或I／O端口地址。 (AD0—低八位数据的选通信号） 2．A19／S6一A16／S3（Address／Status）地址／状态复用引脚（输出） 3．BHE／S7（Bus High Enab1e／status）高8位数据总线允许／状态复用引脚（输出） BHE信号和AD0会控制连接在总线上的存储器和接口以何种格式传输数据，具体规定见表4-3（P81）。 4． NMI（Non一Maskab1e interrupt）非屏蔽中断引脚（输入） 非屏蔽中断信号是不受中断允许标志IF的影响，也不能用软件进行屏蔽。每当NMI端进入一个正沿触发信号时，CPU就会在结束当前指令后，进入对应于中断类型号为2的非屏蔽中断处理程序。 5．INTR （1nterrupt Request）可屏蔽中断请求信号引脚（输入） 可屏蔽中断请求信号为高电平有效，CPU在执行每条指令的最后一个时钟周期会对INTR信号进行采样，如果CPU中的中断允许标志为1，并且又接收到INTR信号，那么，CPU就会在结束当前指令后，响应中断请求，进入一个中断处理子程序。 6．RD（Read）读信号引脚（输出） 此信号指出将要执行一个对内存或I／O端口的读操作。到底是读取内存单元中的数据还是I/0端口中的数据，这决定于M／IO信号。 7．CLK（Clock）时钟引脚（输入）8． RESET（Reset）复位信号引脚（输入） 复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序。 9．READY“准备好”信号引脚（输入） “准备好”，信号实际上是由所访问的存储器或1／O设备发来的响应信号，高电平有效。“准备好”，信号有效时，表示内存或I／O设备准备就绪，马上就可进行一次数据传输。 10．TEST测试信号引脚（输入） 测试信号为低电平有效。 TEST信号是和指令WAIT结合起来使用的，在CPU执行WAIT指令时，CPU处于空转状态进行等待；当8086的TEST信号有效时，等待状态结束，CPU继续往下执行被暂停的指令。 11．MN／MX（Minimum／Maximum Mode Control）最小／最大模式控制信号引脚（输入） 它是最大模式及最小模式的选择控制端。此引脚固定接为+5V时，CPU处于最小模式；如果接地，则CPU处于最大模式。 第四章 微处理器 4.1 微处理器概述 微处理器（Microprocessor）是微机的运算及控制部件，也称中央处理单元（CPU）。 它本身不构成独立的工作系统，因而它不能独立地执行程序。通常，微处理器由算术逻辑部件（ALU）、控制部件、寄存器组和片内总线等几部分组成，这些都在前面几章中讲过了有了一定的基础。 I7 940 (LGA 1366) 4.2 8086/8088微处理器的 结构 Intel 系列 的16位CPU 双列直插式封装 40根引脚 工作频率为4.77MHz~ 10MHz 工作电源+5V 8088 8086 : 对外有16根数据线，20根地址线 可寻址的内存单元数 220 = 1M 内存地址范围00000 ~ FFFFFH 8088 : 内部寄存器、运算部件及内部操作均按16位设计, 除对外数据线为8根外，其余与8086基本相同。 8086 8086/8088 CPU的结构 8086 CPU从功能上可分为两部分，即总线接口部件BIU（Bus 1nterface Unit）和执行部件EU（Execution Unit）。 8086的内部结构如图4-1所