2[AltiumDesignerFPGA设计指导]AltiumDesigner基于FPGA系统设计功能培训.pptx

2[AltiumDesignerFPGA设计指导]AltiumDesigner基于FPGA系统设计功能培训.pptx

  1. 1、本文档共36页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
2[AltiumDesignerFPGA设计指导]AltiumDesigner基于FPGA系统设计功能培训

1 Altium Designer FPGA系统设计培训 Altium Designer FPGA System Design Training Altium Designer— 跨平台FPGA设计解决方案 Editor : Drogy Hua Date : Jun 30,2005 2 PCB与FPGA设计的系统集成 Altium Designer将传统的PCB设计与数字逻辑电路设计及基于FPGA的嵌入式软件设计集成起来,突破了传统板级设计的界限;从而使系统电路设计、验证及CAM输出功能结合在一起。 PCB与FPGA引脚的双向同步功能,充分诠释了Altium公司为主流设计人员提供易学、易用的EDA设计工具的一贯理念。同时,基于FPGA的片上可编程系统设计(SOPC)功能的引入,更加弱化了软硬设计的差异,为传统的电子设计拓宽了应用领域。 3 Altium Designer 之数字逻辑设计 系统控制功能 数字逻辑电路设计 FPGA设计仿真 虚拟仪器 4 系统控制功能 设计流程的图形化 通过系统界面自动调用FPGA厂商提供的工具进行布局及布线 设计环境中的集中过程监控提供及时的反馈从而实现交互式设计方法 Altium称这种交互式设计方法为“LiveDesign” 5 文件和 项目管理 综合, 布局及布线, 下载的 过程控制 物理或 ‘硬’设备链 逻辑或 ‘软’ 设备链 Nexus 元件层次 FPGA系统控制界面 6 系统控制功能 提供综合及器件编程控制 提供物理硬件访问及边界扫描(boundary scan) 多个Nanoboard开发板可被连接在一起 JTAG或称 ‘硬’链 7 系统控制功能 JTAG ‘硬’链使你可与Nanoboards开发板上物理设备互动 JTAG 或称 ‘硬’ 链 8 系统控制功能 支持Nexus 协议的虚拟仪器与PC间通讯 虚拟仪器 Nexus 或称 ‘软’ 链 9 系统控制功能 Protel 2004 虚拟仪器: 逻辑分析仪 内存容量从1K到几 MB 频率发生器 频率计数器 IO模块 单座, 双座, 四座 10 系统控制功能 Nexus链路元件层次 11 系统控制功能 系统级硬件调试过程 12 Altium Designer 之数字逻辑设计 系统控制功能 数字逻辑电路设计 FPGA设计仿真 虚拟仪器 13 数字逻辑电路设计 Altium Designer Protel2004集成一个高效、通用的跨平台可编程数字逻辑器件开发工具,为数字逻辑器件设计提供了许多方便快捷的设计手段; Altium Designer Protel2004支持原理图(Schematic)及硬件描述语言(包括:VHDL和Verilog HDL)的设计输入模式; Altium Designer Protel2004提供对设计的功能性仿真、系统仿真、时序分析及实时验证等功能; Altium Designer Protel2004为用户系统设计提供丰富的跨器件平台的预综合及验证的IP内核,支持用户创建通用的IP内核; Altium Designer Protel2004为用户提供自动测试平台生成器; Altium Designer Protel2004支持对可编程数字逻辑器件引脚约束定义的导入,包括Altera、Xilinx、Actel等器件原厂商开发工具下的引脚定义文件; 14 数字逻辑电路设计 FPGA设计中所用的 IP元件 15 数字逻辑电路设计 对目标FPGA 进行综合 EDIF 元件详述 1. 由VHDL 上产生图表符(Sheet Symbol) 2.创建预先合成元件 创建 IP元件两种方法: 只要系统综合一次,VHDL就综合一次 整个系统综合期间, EDIF元件被用作暗箱 16 数字逻辑电路设计 之IP Core 创建预先合成的IP内核器件 由于芯片设计的复杂性和生产面市时间对于保证终端市场的成功率至关重要。设计师不断寻求缩短设计周期的方法。以及更有效的设计方式。随着我们步入系统级芯片时代,利用IP内核和可编程逻辑进行设计复用显得日趋重要。IP资源复用(IP Reuse)是指在集成电路设计过程中,通过继承、共享或购买所需的如知识产权内核,然后再利用EDA工具进行设计、综合和验证。从而加速流片设计过程,降低开发风险。IP Reuse 已逐渐成为现代集成电路设计的重要手段,在日新月异的各种应用需求面前,超大规模集成电路设计时代正步入一个IP整合的时代。 IP Reuse不仅仅应用于专用集成电路设计,对基于FPGA的嵌入式系统设计领域而言,更是具有举足轻重的地位。 Altium Designer为广大的工程师提供了一个设计IP Core的平台,可以采用原理图和HDL语言相结合的方式进行设计的捕获,并且根据不同的配置

您可能关注的文档

文档评论(0)

haihang2017 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档