EDA技术课程大作业.docVIP

安阳工学院 电子信息与电气工程学院 课程大作业：EDA技术 题目： 组数：第 11 组 班级：（电子信息工程10-1） 教师成绩由以下评分标准累计得出 电路设计和仿真结果正确清晰合理 ‘ 25% 设计和仿真结果分析正确合理。 25% 大作业报告重点突出、阐述清晰。 25% 小组能很好的组织、合作，过程顺利，按时完成大作业。 15% 陈述清晰正确、有说服力，能够正确回答问题。 10% 总分 学生自评分值 任务 分值 (%) 个人贡献分值 (%) 1 计划和组织 20 7 3 5 3 2 2 电路设计和仿真 35 6 8 6 8 7 3 设计完成和结果分析 20 3 4 4 5 4 4 报告 15 4 3 3 2 3 5 陈述和回答问题 10 1 2 2 2 3 个人平均分值(%) 21 20 20 20 19 大作业总成绩 姓名 成绩 总成绩=J*60%+(J+J*(X-25%))*40% J为教师成绩，X为学生自评分值 数字时钟 1. 设计任务和设计方案 1.1设计任务 1、依据预先设定的数字数字时钟的功能，完成对数字钟的设计。 2、通过数字时钟的设计，学习Quartus II中基于VHDL设计的流程。 3、通过这次的设计，掌握简单时序逻辑电路的设计方法与功能仿真技巧。 1.2 设计方案 在方案中要实现的功能是： 设置复位、清零等功能 （2）有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制以24小时循环计时 （3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间 （4）时钟通过数码管显示且时钟计数显示时有LED灯显示； 总体方框图 方案实施 根据系统设计要求,系统由时钟分频部分、计时部分、按键部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。 时钟计数： 　　思路：时计时器为一个24进制计数器，分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时，秒计数器开始从1计数到60，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00；每当分计数器数到00时，就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加1，其显示器将显示00、01、02、...、23、00。即当数字钟运行到23点59分59秒时，当秒计时器在接受一个秒脉冲，数字钟将自动显示00点00分00秒。 　实现：首先下载程序进行复位清零操作,电子钟从00：00：00计时开始。sethour可以调整时钟的小时部分, setmin可以调整分钟,步进为1。由于电子钟的最小计时单位是1s,因此提供给系统的内部的时钟频率应该大于1Hz,这里取100Hz。CLK端连接外部10Hz的时钟输入信号clk。对clk进行计数,当clk=10时,秒加1,当秒加到60时,分加1；当分加到60时,时加1；当时加到24时,全部清0,从新计时。用6位数码管分别显示“时”、“分”、“秒”,通过OUTPUT( 6 DOWNTO 0 )上的信号来点亮指定的LED七段显示数码管。 时间设置： 　思路：当开关拨至校时档时，电子钟秒计时工作，通过时、分校时开关分别对时、分进行校对，开关每按1次，与开关对应的时或分计数器加1，当调至需要的时与分时，拨动reset开关，电子钟从设置的时间开始往后计时。 　实现：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 清零功能： reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己进行任意时间复位。 原理图 结果和结论 实验箱使用模式7，键8为复位按键，键8为1时正常工作。键4设置小时，键7设置分钟。 　 下载成功后，按下键8，及使六个LED复位清零，显示数秒的自动计时，可以通过4键设置