03门电路1.pptVIP

2、三态门符号 A B EN A F EN EN B EN=0： F=AB EN=1： F=Z Z为高阻 A F EN EN B B EN A F EN=1： F=AB EN=0： F=Z Z为高阻 A B EN B EN A F 3、三态门应用 多路开关 EN A1 1 EN A2 F 1 EN 1 G1 G2 三态门应用 双向总线驱动器，又称收发器 DI DO DB E 双向总线 1 1 EN EN 六、 TTL系列 系 列 延迟功耗乘积(微微焦耳) 传输延迟/ns 功耗/mW 中速TTL(74??) 100 10 10 高速TTL(74H??) 132 6 22 肖特基(甚高速)TTL (74S??) 57 3 19 低功耗肖特基TTL (74LS??) 19 9.5 2 * 肖特基二极管——利用特殊原理制成的二极管。又称为金属-半导体二极管 这种二极管比pn结二极管有更高的使用频率和开关速度，噪声低，但工作电流较小，反向耐压较低。 *命名方式 SN 74 ALS 00 表明生产者为德州仪器公司 54：军用（-55℃～125℃） 74：商用（0℃ ～ 70℃） 子系列 逻辑功能： 00：与非门 32：与门 02：或门 04：非门 等 *封装形式 ? 双列直插封装 （DIP） ? 扁平封装 （QFP） ? 阵列封装 · 针式阵列 （PGA） · 球栅阵列 （BGA） 实际的与非门器件 74LS00 2输入4与非门 74LS30 8输入与非门 1 7 14 8 1 7 14 8 2-5 CMOS逻辑门电路 1．CMOS非门 VO VI VDD TP TN 设VDD＞（VTN+|VTP|）， 且VTN=|VTP| （1）当Vi =0V时，TN截止， TP导通。输出VO≈VDD。 （2）当Vi =VDD时，TN导通， TP截止，输出VO≈0V。 增强型场效应管 2.CMOS与非门和或非门电路 与非门 或非门 F VDD TP2 TP1 TN1 TN2 A B TN1 TN2 TP1 TP2 VDD F A B 带缓冲极的CMOS门 与非门 带缓冲极的CMOS门 解决方法 控制端： C=0 截止 高阻态（断开） C=1 导通 低阻态 输入端与输出端对称，双向器件 模拟开关：导通时可传输模拟信号 3. CMOS传输门 CMOS逻辑门电路的系列 （1）基本的CMOS—— 4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 CMOS逻辑门电路主要参数的特点 （1）VOH（min）=VDD； VOL（max）=0。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与TTL接近，易大规模集成，已成为数字集成电路的发展方向。 （2）阈值电压Vth约为VDD/2。 ViH（min）=VDD / 2 （3）其高、低电平噪声容限约 VDD / 2 。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数 很大，达50 速度 功耗 噪声容限 扇出系数 集成度 TTL 快 大 小 小 低 CMOS 慢 小 大 大 高 * 集成逻辑门使用中的实际问题 一、多余输入端的处理 (1) TTL门 TTL门的输入端悬空，相当于输入高电平 但是，为防止引入干扰，通常不允许其输入端悬空。 对于与门和与非门的多余输入端，可以使其输入高电平。具体措施是将其通过上拉电阻R(1K?～3K?）接+VCC 在前级门的扇出系数有富余的情况下，也可以和有用输入端并联连接。 对于或门及或非门的多余输入端，可以使其输入低电平。 具体措施是通过小于500Ω的电阻接地或直接接地。 在前级门的扇出系数有富余时，也可以和有用输入端并联连接。 (2) MOS门 MOS门的输入端是MOS管的绝缘栅极， 它与其它电极间的绝缘层很容易被击穿。虽然内部设置有保护电路，但它只能防止稳态过压，对瞬变过压保护效果差，因此MOS门的多余端不允许悬空。 CMOS输入端悬空会造成输入电平不确定 MOS门的多余输入端处理方法与TTL门相同。 二、 接口电路 接口电路的作用是通过逻辑电平的转换，把不同逻辑值的电路(如TTL和MOS门电路)连接起来；或者用来