第4篇内存储器系统_Cache.ppt

随机存储器 静态随机存储器SRAM 特点：不需要刷新,内部管子较多，功耗大，集成度低 典型的静态RAM芯片如Intel 6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。 动态随机存储器DRAM 特点：需要刷新，外围电路复杂,集成度高，功耗低 典型的DRAM如Intel 2164。2164是64K×1位的DRAM芯片 只读存储器(ROM) 掩模ROM (1) 器件制造厂在制造时编制程序,用户不能修改 (2) 用于产品批量生产。 可编程ROM (PROM) (1)出厂时里面没有信息。 (2)用户只能编程一次,不能擦除。 可擦除、可编程ROM（EPROM） (1)可以多次修改擦除。 (2)通过紫外线光源擦除 EEPROM电可擦除。 典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。 Flash Memory是一种新型的半导体存储器，它具有可靠的非易失性、电擦除性以及低成本 常用的地址译码方式 有两种，即单译码和双译码方式。 单译码方式是一个“N中取1”的译码器? 双译码方式采用的是两级译码电路 单译码方式主要用于容量小的存储器，双译码方式可减少译码输出选择线的数目，适用于大容量的存储器。 存储容量=存储单元个数×每个存储单元的位数 74LS138译码器的结构 3个输入端+3个控制端+8个输出端 74LS138译码器的输出是低电平有效，同一时刻仅有一个输出端有效，其他都为1。 74LS138 （2） 存储器与系统接口 总线连接 数据总线 地址总线 控制总线 片选、读写控制 总线驱动 容量配置 位扩展（数据总线） 字扩展（地址总线） 地址译码 ①片内地址 vs. 片外地址 ② 存储器的地址空间 这是2KB存储器空间 内存地址空间 2716 0000H-0FFFH 111098 7654 3210 0000 0000 0000 0000 0000 0000 0000 1111 1111 1111 2114 02000H-03FFFH 111098 7654 3210 0000 0010 0000 0000 0000 0000 0011 1111 1111 1111 1 00 0 1 00 1 1 01 0 1 01 1 1 10 0 1 10 1 1 11 0 1 11 1 A131211用于确定译码器的输出引脚 A12 11用于选择4组2KX8芯片中的哪一组 A10用于选择每组中的4片2114中的哪一组1KX8 A19A18A17A16A15A14A13A12A11A10A9A8A7A6-A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0-00 0 0 0 0 0 0 1 0 1 1 1 1 1 1-11 RAM 的地址范围是： A19A18A17A16A15A14A13A12A11A10A9A8A7A6-A0 0 0 0 0 0 0 1 1 0 0 0 0 0 0-00 0 0 0 0 0 1 0 0 1 1 1 1 1 1-11 片选信号产生的方法 线选法、全译码法、部分译码法 线选法 用高位地址的每一根线去分别控制各组芯片的片选端 特点：连线简单，地址空间不连续，浪费了地址空间，编程复杂，适用于单芯片系统，避免使用译码器。 全译码法 对剩余的全部高位地址线进行译码称为全译码法。 特点：译码电路复杂。每组的地址区间是确定的、唯一的。 部分译码法 只对剩余的高位地址线的某几根进行译码，称为部分译码法 特点：译码电路较复杂,每组的地址区间不唯一，有地址重叠 4.6 高速缓冲存储器技术 　Cache工作原理 　Cache组织方式 　写cache的策略与一致性 存储器系统的层次关系 2、Cache命中率 　　从微机系统来看，增加Cache的目的，就是要在性能上使主存的平均访问时间尽可能接近Cache的访问时间，即保证在大多数情况下，CPU访问Cache，而不是访问主存。 　　　　例【4-1】设CPU执行一般程序时，访问Cache次数Nc=1500，访问主存次