第八章 触发器与时序逻辑电路.pptVIP

第八章 触发器与时序逻辑电路 时序逻辑电路：任一时刻电路的输出不仅与当前的输入有关，而且与过去的输入有关。表明时序逻辑电路由组合逻辑电路和触发器（或存贮元件）构成。 8.1 锁存器和触发器 ——两个基本性质： 性质一，具有两个稳定状态：“1”态和“0”。 性质二，在外部信号作用下，可以从一个稳定状态转移到另一个稳定状态。 由电平E控制的双稳态电路是锁存器； 由时钟脉冲cp控制的双稳态电路是触发器。 时钟脉冲cp是周期性方波。 （a）（b）是锁存器，（c）（d）是触发器 (a)高电平控制 (b)低电平控制 (c)上升沿触发 (d)下降沿触发 Mealy（米里）时序电路的输出与现态以及输入有关，Moore（摩尔）时序电路的输出仅由现态决定与输入无关。 1. RS锁存器 次态方程 (a)逻辑图 (b)符号 (c)状态表 2. D 锁存器 8.2触发器1．主从RS触发器 cp从0→1变化，主触发器接收输入信号，从触发器静止不变； cp从1→0变化，主触发器静止不变，主触发器输出传送到从触发器。 2．主从JK触发器 3. T触发器 ——由JK触发器转换得到J=K=T 4. D触发器——边沿触发又称维持阻塞D触发器 (a)逻辑图 (b)符号 (c)状态表 5.不同逻辑功能触发器的相互转换 关键是确定转换电路。例如：D→JK转换前后的触发器输出端是同一个，故两个次态方程的右边相等 ，转换电路为： D→ JK转换 8.2 时序电路的分析 步骤是： 第一步 根据给出的时序电路写出有关方程 a. 写出输出方程判断是米里电路还是摩尔电路 b. 写出各触发器的激励方程 c. 激励代入各自触发器的次态方程，是异步时序电路要写出脉冲方程 第二步 作状态表、状态图以及波形图 第二步 说明时序电路的功能以及改进的方案 例: 分析下面电路，作状态表、状态图。 (a)逻辑图 (b)改进后的电路 解：第一步 列方程 这是同步米里时序电路 输出方程 激励方程 , 次态方程 第二步 作状态表、状态图 第三步 电路功能是串行加法器，输出Z 实现求和运算、次态Qn+1代表进位。 例 分析脉冲异步时序电路 解：第一步 列方程 输出方程: 是摩尔电路 激励方程: J0=K0=1，J1= K1=1，J2=K2=1 触发器激励不接任何信号相当于接“1” 次态方程: 下降沿触发 ·第二步 作状态表、状态图，作状态表时先确 定此时的脉冲是否有效再决定次态 第三步 电路功能是一个三位二进制数减1计数器，输出Z代表借位﹙时序图略﹚。 8.3时序电路的设计 8.3.1同步时序电路的设计——一般步骤： 第一步 根据题目要求建立原始状态图和状态表。 第二步 状态化简与状态编码。 第三步 确定触发器类型和个数，列状态方程、输 出方程以及激励方程。 第四步 对无效状态进行检验其有无自起动能力， 若无自起动能力时需要改进。 第五步 画逻辑图。 如果设计的时序电路状态数量和状态编码均已确定，可以从第一步直接跳到第三步。 自启动能力是指电路可以从无效状态回到有效状态的能力。 例 用JK触发器设计一个同步四位二进  制加1计数器。 解：第一步列状态图(略) 和状态表 第二步 写出次态方程，确定激励形式 第三步 画逻辑图, 图中虚线表示计数到7就清零实现模7计数器 8.3.2异步时序电路的设计 一般步骤： 第一步 根据题目要求建立状态图 第二步 画波形图并确定时钟脉冲方程、次 态方程和激励方程 第三步 画逻辑图 例 设计一个异步三位可逆计数器，当控制端X=0时作加1计数；当X=1时作减1计数，不考虑进位或借位。 解；第一步 根据题目要求建立状态图 第二步 分别画出加1和减1计数器的波形图，确定脉冲方程、次态方程和激励方程 +1计数 -1计数： 逻辑图： 8.4 常用时序逻辑部件 8.4.1 寄存器