3.5用MSI实现组合逻辑函数.pptVIP

第三章 组合逻辑电路 3. 5 用 MSI 实现组合逻辑函数 3. 5. 1 用数据选择器实现组合逻辑函数 一、基本原理和步骤 1. 原理： 选择器输出为标准与或式，含地址变量的 全部最小项。例如 而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。 4 选 1 8 选 1 2. 基本步骤 (1) 根据 n = k - 1 确定数据选择器的规模和型号 (n —选择器地址码，k —函数的变量个数) (2) 写出函数的标准与或式和选择器输出信号表达式 (3) 对照比较确定选择器各个输入变量的表达式 (4) 根据采用的数据选择器和求出的表达式画出连线图。 二、应用举例 [例 3.5.1] 用数据选择器实现函数 [解] (2) 标准与或式 (1) n = k -1 = 3 -1 = 2 可用 4 选 1 数据选择器 74LS153 数据选择器 (3) 确定输入变量和地址码的对应关系 令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1 方法一： F A B Y 1/2 74LS153 D3 D2 D1 D0 A1 A0 ST 1 C (4) 画连线图 方法二： F B C Y 1/2 74LS153 D3 D2 D1 D0 A1 A0 ST 1 A 令 A1 = B, A0 = C 二、应用举例 [例 3.5.1] 用数据选择器实现函数 [解] 则 D0 = 0 D1 =D2 = A D3 = 1 画连线图 [例] 用数据选择器实现函数 [解] (2) 函数 Z 的标准与或式 8 选 1 (3) 确定输入变量和地址码的对应关系 (1) n = k-1 = 4-1 = 3 若令 A2 = A, A1= B, A0= C (4) 画连线图 则 D2=D3 =D4 =1 D0= 0 用 8 选 1 数据选择器 74LS151 Z A B C 1 D D 1 D1=D Y 74LS151 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 S 3. 5. 2 用二进制译码器实现组合逻辑函数 一、基本原理与步骤 1. 基本原理： 二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。 任何一个函数都可以 写成最小项之和的形式 … 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2. 基本步骤 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 [例] 用集成译码器实现函数 (1) 三个输入变量，选 3 线 – 8 线译码器 74LS138 (2) 函数的标准与非-与非式 (4) 画连线图 [解] 二、应用举例 (4) 画连线图 (3) 确认变量和输入关系 令 [解] 则 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Z A B C 1 在输出端需增加一个与非门 [例] 用集成译码器实现函数 选 3 线 – 8 线译码器 74LS138 [例 3. 5. 2] 试用集成译码器设计一个全加器。 (1) 选择译码器： [解] Σ CO CI Si Ai Bi Ci-1 Ci 全加器的符号如图所示 选 3 线 – 8 线译码器 74LS138 (2) 写出函数的标准与非-与非式 [例 3. 5. 2] 试用集成译码器设计一个全加器。 [解] Σ CO CI Si Ai Bi Ci-1 Ci (2) 函数的标准与非-与非式 选 3 线 – 8 线译码器 74LS138 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 1 (3) 确认表达式 Ai Bi Ci-1 (4) 画连线图 Ci Si 例4.1 用全译码器实现逻辑函数 解 （1）全译码器的输出为输入变量的相应最小项之非，故先将逻辑函数式 f 写成最小项之反的形式。由摩根定理 （2）f 有三个变量，因而选用三变量译码器。 （3）变量C、B、A 分别接三变量译码器的C、B、A 端，则上式变为： 图4.18是用三变量译码器74LS138实现以上函数的逻辑图。 图4.18 ★74LS138 3-8译码器 应