第3章微机原理与汇编语言.ppt

双核处理器 Intel和AMD双核处理器 Intel系列的Pentium D和Pentium EE两个核心之间是互相隔绝的，通过处理器外部(主板北桥芯片)的仲裁器负责两个核心之间的任务分配以及缓存数据的同步等协调工作。两个核心共享前端总线，并依靠前端总线在两个核心之间传输缓存同步数据。从架构上来看，这种类型是基于独立缓存的松散型双核心处理器耦合方案，其优点是技术简单，只需要将两个相同的处理器内核封装在同一块基板上即可；缺点是数据延迟问题比较严重，性能并不尽如人意 . AMD在Athlon 64 X2双核心处理器的内部提供了一个称为System Request Queue(系统请求队列)的技术，在工作的时候每一个核心都将其请求放在SRQ中，当获得资源之后请求将会被送往相应的执行核心，也就是说所有的处理过程都在CPU核心范围之内完成，并不需要借助外部设备。 AMD的架构对于更容易实现双核以至多核，Intel的架构会遇到多个内核争用总线资源的瓶颈问题。 寻址空间（直接寻址能力、最大内存容量）由地址总线的根数确定，设一微机的地址总线的宽度（位数）为n，则 : 寻址空间（直接寻址能力）=2n(B) 　　如n=10，则寻址空间=210=1024=1K(B) 　　如n=20，则寻址空间=220=210×210=1024×1024=1M(B) 　　如n=30，则寻址空间　 　　　　　　　=230=210×210×210=1024×1024×1024=1G(B) 计算当n=24，32，36时的寻址空间（直接寻址能力）分别是多少？ 注： （1）、计算机中的“KB”、“MB”、“GB”代表的并不是实际的容量空间，而是个近似值，如1KB＝1024B（1000B）。 （2）、而在硬盘的容量标识指的是准确值(1KB＝1000B，1MB=106B，1GB=109B)。 如80G的硬盘指的是实际的容量空间即80×109 B，故80G的硬盘在计算机中显示出来的数值是： 80×109 /1024/1024/1024=74.5（GB） 计算机存储器体系结构 问题： 8086CPU地直接寻址能力为220=1MB，但CPU内部可用来提供地址信息的寄存器都是16位的，即它提供最大的地址范围为0~216（=64KB1MB)，那么如何用16位寄存器实现20位地址的寻址呢？ 8086/8088采用了分段的内存管理的方法。 代码段存放当前正在运行的程序。 数据段存放当前运行程序所用的数据，如果程序中使用了字符串处理指令，则其源操作数也存放在数据段中。 堆栈段定义了堆栈的所在区域，堆栈是一种数据结构，它开辟了一个比较特殊的存储区，并以后进先出的方式来访问这一区域。 附加段是附加的数据段，它是一个辅助的数据区，也是串处理指令的目的操作数存放区。 代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS、附加段寄存器ES分别确定的是一个段的超始地址。 地址的唯一性：一个存储单元的物理地址是唯一的，但逻辑地址并不是唯一的，例如4106H:400AH，42AEH :258AH，3507H :0FFFAH……都表示同一个存储单元，其物理地址为4506AH。 涉及分段的其他问题：（课堂练习） a）1M内存空间最少可以分多少个段？ b）每个段最大可以包括多少个存储单元？ c）xxxxH:0000H是段内哪一个单元？其物理地址是多少？ 存储器的分段 8086对段要求： 段地址（段基地址，经左移4位后的段地址）低4位(二进制)均为0 每段最大不超过64KB 8086对逻辑段并不要求： 必须是64KB 各段之间完全分开（即可以重叠） 使用段寄存器涉及的其他问题 按前述，可以使用的段寄存器只有4个，且每个段最大空间为64KB，好象限制很死，但实际使用时却很灵活允许它们在整个存储空间中浮动： 段与段之间可以相互独立，也可以相互重叠，取决于各段的大小。 如果必要，一个段的实际容量可以大于64K，只要在程序运行时，动态修改相应段寄存器的值（程序有多个代码段或多个数据段）。 各个逻辑段独立 各个逻辑段重叠 1MB空间的分段 1MB空间最多能分成多少个段？ 每隔16个存储单元就可以开始一个段， 所以1MB最多可以有： 220÷16＝216＝64K 个段 1MB空间最少能分成多少个段？ 每隔64K个存储单元开始一个段， 所以1MB最少可以有： 220÷216＝16 个段 二 .段寄存器 8086专门存放段地址的寄存器称为段寄存器，共有4个： CS－代码段段寄存器； DS－数据段段寄存