EDA复习要点全.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA复习要点全剖析

主要知识点 从执行方式看VHDL的描述语句包括那些描述语句? 用VHDL语言进行设计时,按描述语句的执行顺序进行分类,可将VHDL语句分为顺序执行语句(Sequential)和并行执行语句(Parallel)。’--未初始化的,‘X’--强未知的,‘0’--强0,‘1’--强1,‘Z’--高阻态,‘W’--弱未知的,‘L’--弱0,‘H’--弱1,‘-’--忽略。 完整的条件语句将产生什么电路,不完整的条件语句将产生什么电路? 完整的条件语句将产生组合电路,不完整的条件语句将产生时序电路 信号和变量有什么区别?P121 (1)信号赋值至少有δ延时,而变量赋值没有延时。 (2)信号除当前值外有许多相关的信息,而变量只有当前值。 (3)进程对信号敏感而对变量不敏感。 (4)信号可以是多个进程的全局 信号;而变 量 只在 定义它 们 的顺序域 可见(共享)。 (5)信号 是 硬 件 中 连 线 的 抽 象 描 述,它们的功能是保存变化的数据和连接子元件,信号在元件的端口连接元件。变量在硬件中没有类似的对应关系,它们用于硬件特性的高层次建模所需要的计算中。 (6)信号赋值和变量赋值分别使用不同的赋值符号“=”和“:=”,信号类型和变量类型可以完全一致,也允许两者之间相互赋值,但要保证两者的类型相同。 OUT单向输出端口 IN单向输入端口 INOUT输入输出双向端口 BUFFE反馈式双向端口 ABEL-HDL,AHDL,VHDL,Verilog-HDL. EDA技术的含义。 EDA技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC(Application Specific Integrated Circuits)为实现载体的电子产品自动化设计的过程 第5题 简述EDA技术的CPLD/FPGA的设计流程。 写出实体中的PORT语句结构并说明其作用。 实体端口说明的一般书写格式如下: PORT(端口名:端口模式 数据类型; ... 端口名:端口模式 数据类型); 作用:由PORT语句引导的端口说明语句是对一个设计实体界面的说明。端口为设计实体和外部环境的动态通信提供通道。 简述EDA技术经历了那几个发展阶段。 1).CAD(计算机辅助设计)阶段 2).CAE(计算机辅助工程)阶段 3).ESDA(电子系统设计自动化)阶段ARCHITECTURE 结构体名OF 实体名 IS (说明语句) 用来说明和定义数据对象类型等,可省略 BEGIN (功能描述语句) 用来描述内部电路功能的,不可省略 END ARCHITECTURE 结构体名; PROCESS语句结构的一般表达格式? PROCESS语句格式 PROCESS语句的表达格式如下: [进程标号:]PROCESS[(敏感信号参数表)][IS] [进程说明部分] BEGIN 顺序描述语句 END PROCESS[进程标号]; 实体是一个设计实体的表层设计单元,其功能是对这个设计体与外部电路进行接口描述。它规定了设计单元的输入输出接口信号或引脚,是设计实体经封装后对外界的 信号(SIGNA)、数据类型(TYPE)、常数(CONSTANT)、元件(COMPONENT)、 函数(FUNCTION)和过程(PROCEDURE)等加以说明的语句。 子程序分为那两类,其结构为什么。P152-153 子程序包括过程和函数,包括过程(可单独存在,多个返回值,有输入/出双向参数)和函数(作为语句的一部分调用,一个返回值,所有参数都是输入参数),可在VHDL的结构体或程序包中任何位置调用子程序。与IF语句相比,CASE语句组的程序可读性比较好,这是因为它把条件中所有可能出现的情全部列出来了,可执行条件比较清晰。而且CASE程序的执行过程不像IF语句中那样有一个逐项条件条件顺序比较的过程。CASE语句中条件句的次序是不重要的,它的执行过程更接近于并行方式。但是在一般情况下,经过综合后,对相同的逻辑功能,CASE语句比IF语句的描述耗用更多的硬件资源,而且有的逻辑功能CASE语句无法描述,只能使用IF语句来描述END ARCHITECTURE fh1; --或门描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY or2a IS PORT(a,b:IN STD_LOGIC; c:OUT STD_LOGIC); END ENTITY or2a; ARCHITECTURE one OF or2a IS BEGIN c=a OR b; END ARCHITECTURE one; --全减器描述 LIBRARY IEEE;

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档