MCS-51单片机结构及原理剖析.ppt

2. P3口 与P1.n 差别：第二功能控制单元→双功能 P3.0～P3.7中的8个锁存器构成了P3 SFR（B0H） 2.4.2 P3口 2.4 并行I/O口 P3.n的通用I/O口工作方式 ：输出、读引脚、读锁存器 输出条件：第二输出功能口 → “1”(与非门开锁) 输入条件：Q端和第二输出功能端 → “1”（V管截止） *此时的第二功能口由CPU自动置位，无需指令操作 2.4.2 P3口 2.4 并行I/O口 P3口的第二功能方式 第二输出功能的条件：Q端 → “1”(与非门开锁) 1 ：第二输出功能、第二输入功能 RXD 第7章 TXD 第7章 /INT0 第5章 /INT1 第5章 T0 第6章 T1 第6章 /WR 第8章 /RD 第8章 第二输入功能的条件： Q端和第二输出功能端 → “1”（V管截止） （ 详见P3口仿真课件） *此时上述条件由CPU自动设置，无需指令操作 2.4.2 P3口 2.4 并行I/O口 P3口的要点： 1、 P3口具有通用I/O口方式，可实现输出、读引脚（输入）和读锁存器三种功能； 2、 P3口为准双向通用口，作为通用输入口时应先使P3.n→1，作为通用输出口时应先使第二输出端→1 ； 3、 P3口具有第二功能方式，可实现第二输出和第二输入两种功能。 2.4.2 P3口 2.4 并行I/O口 3. P0口 与P1.n 差别：输出控制电路、 输出驱动电路→总线功能 P0.0～P0.7中的8个锁存器构成了P0 SFR（80H） 2.4.3 P0口 2.4 并行I/O口 漏极开路与上拉电阻的概念 控制端=0→MUX下通→/Q与V1栅极直通 → V2截止→V1漏极开路 →封锁与门A (→0) →地址/数据端与A输出无关 2.4.3 P0口 2.4 并行I/O口 为使漏极开路的V1有效，必须通过外接上拉电阻与电源连通，上拉电阻的阻值一般为100Ω～10kΩ。 注意：P1、P2、P3口无需外接上拉电阻（已有内部上拉电阻） 2.4.3 P0口 2.4 并行I/O口 P0.n的通用I/O口工作方式 ：输出、读引脚、读锁存器 输出条件：控制端 → “0”（ V2管截止，MUX下通） 输入条件：Q端 → “1”（V1管截止） 2.4.3 P0口 2.4 并行I/O口 P0.n的地址/数据分时复用方式： 地址/数据输出时V1和V2交替导通，无需外接上拉电阻 地址/数据输出的条件：控制端→1 地址/数据输出、数据输入 数据输入时，CPU自动使Q端→1，控制端→0，故分时复用方式为无条件的真双向口 （详见P0口仿真课件） 2.4.3 P0口 2.4 并行I/O口 P0口的要点： 1、P0口具有通用I/O口方式，可实现输出、读引脚（输入）和读锁存器三种功能； 2、P0口为准双向通用口，作为通用输入口时应先使P0.n→1，作为通用输出口时应先使第二输出端→1 ； 3、作为通用I/O口方式时，需要外接上拉电阻； 4、P0口具有地址/数据分时复用方式，可实现地址/数据输出、数据输入两种功能； 5、地址/数据分时复用方式时无需外接上拉电阻； 6、分时复用方式的数据输入时无需程序写1操作。 2.4.3 P0口 2.4 并行I/O口 4. P2口 与P1.n差别：输出控制单元，锁存信号由Q端输出 P2.0～P2.7中的8个锁存器构成了P2 SFR（A0H） 2.4.4 P2口 2.4 并行I/O口 P2.n的通用IO口方式 ：输出、读引脚、读锁存器 输出条件：控制端 → “0”（ MUX下通） 输入条件：Q端 → “1”（V管截止） 无需外接上拉电阻 2.4.4 P2口 2.4 并行I/O口 P2.n的地址输出口方式 ：地址输出 地址输出条件：控制端 → “1”（ MUX上通） （详见P2口仿真课件） 2.4.4 P2口 2.4 并行I/O口 P2口的要点： 1、P2口具有通用I/O口方式，可实现输出、读引脚（输入）和读锁存器三种功能； 2、P2口为准双向通用口，作为通用输入口时应先使P2.n→1，作为通用输出口时应先使控制端→1 ； 3、作为通用I/O口方式时，无需外接上拉电阻； 4、P2口具有地址输出方式，可实现地址输出功能。 2.4.4 P2口 2.4 并行I/O口 P0～P3小结 1. 结构 2. 功能 B0H A0H 90H 80H SFR地址 ★ 第二功能 ★ ★ 复用端口 ★ ★ ★ ★ 准双向IO口 P3 P2 P1 P0 ★ ★ ★ 内部上拉电阻 ★ ★ ★ 输出控制 ★ ★ MUX开关 ★ ★ ★ ★ D锁存器 P3 P2 P1 P0 2.4 并行I/O口 本章小结 1、单片机的CPU由控制器和运算器