第六章时序电路的设计.ppt

第六章 时序电路的设计 概述 电路分析比较有规律，对于一给定的线路，分析后的结论往往是唯一的。 电路设计：有规律，但不严格，一定程度上依赖于设计者的经验和技巧，对于一个给定命题，最终设计出来的线路不唯一，我们追求的是一个最小化的可靠的电路实现，由此引出了本章要讨论的几个命题。 第六章 时序电路的设计 时序电路数学模型 用有限状态自动机 M=(?, Q, Z, ?, ?)表示 输入量集合 ：?:(?0，?1，…?n)所有输入的有限非空集合 内部状态集合 ：Q:(S0，S1，…Sr)内部状态的有限非空集合 输出量集合 ：Z:(z0,z1，…zm) 外部输出的有限非空集合 第六章 时序电路的设计 次态函数 ?：Q ? ? ?Q；内部状态转换控制函数，是现态和输入笛卡尔乘积至次态的一个映射。 ?(Si, ? j)=Sk Si：现态 ?j：输入 Sk：次态 输出函数? ： Q ? ??Z；内部状态和外部输入笛卡尔乘积到输出的映射。 ?(Si, ? j)=Zk 第六章 时序电路的设计 同步时序电路的设计 设计一般步骤 建立原始状态图和状态表 确定输入变量和输出变量 构造状态图 产生原始状态表 状态化简 消除原始状态表中冗余状态，以求取最简状态集Q 状态分配 对每一个状态赋予一个二进制代码 第六章 时序电路的设计 产生控制函数和输出函数 根据不同触发器的激励表综合出控制函数和输出函数 画出逻辑线路图 检验电路是否有自启动能力 采取措施重新设计 第六章 时序电路的设计 设计引例（完全定义的同步时序电路设计） 例1：“01”序列检测器，即从一输入状态序列中检测出“01”模式的子序列。 形成原始状态表和状态图 第六章 时序电路的设计 状态化简(略) 状态分配 只有2个状态,只要一个触发器,随意分配。 二进制状态表： 该电路是Mealy 型电路 第六章 时序电路的设计 控制函数与输出函数 D触发器控制函数 第六章 时序电路的设计 逻辑电路 关于D触发器的反相输出的应用 第六章 时序电路的设计 原始状态图和状态表的构成 建立原始状态图 确定状态记忆何种信息 四进制加法计数器 初始输入序列识别器（识别X输入序列中第一次出现的X＝111序列） 第六章 时序电路的设计 每一个状态要考虑所有输入组合下的状态转移 状态归纳：在可能的情况下要尽量使用已有的状态作为下一个状态 初始输入X＝000或X＝111子序列识别器（识别X的第一序列是否为X＝000或X＝111） 第六章 时序电路的设计 串行输入序列中的子序列识别分以下几种情况： 上例是初始第一个定长子序列检测，且只检测一次。 任意起点，第一个子序列为X＝000或X＝111（一次检测 任意起点，所有X＝000或X＝111子序列（循环检测） 固定起点（3位一组）所有X＝000或X＝111的子序列（循环检测） 第六章 时序电路的设计 第六章 时序电路的设计 建立原始状态表 前面讨论了各种输入序列识别器的设计，下面讨论运算类电路的设计。 例：设计一个二进制串行加法器电路 建立原始的状态图与状态表 第六章 时序电路的设计 状态化简（略，此表已最简） 状态分配 ：二个状态只要一个触发器就能表示 控制函数与输出函数 第六章 时序电路的设计 逻辑线路 第六章 时序电路的设计 设计一个串行的4位字符奇校验电路，在一串行字符输入时，每隔4位（即一字符）输出一奇校验结果1，其余时刻输出为0。 第六章 时序电路的设计 状态化简 状态表中状态的个数决定着时序电路里所要用的触发器的个数。为了实现最小化的电路设计，需对原始状态表中的状态个数进行压缩或状态化简。 状态等价与判定 等价状态（等效状态）定义 ：若状态p和q对所有的可能的输入序列 （k为任意值）具有相同的输出序列，即 则状态p与q等价，记为 第六章 时序电路的设计 例：给定如下状态表 第六章 时序电路的设计 等价状态性质 自反性 p ?p 对称性:若 p ?q 则q ?p 传递性 若p ?q, q ?s 则p ?s 等价类:相互等价的状态集合 最大等价类：若一个等价类不包含在任何其它等价之中，则该等价类为最大等价类。 等价状态判定定理 若p?q 当且仅当 ?(p,x)= ?(q,x)且?(p,x) ? ?(q,x) 第六章 时序电路的设计 等价状态判定方法 判定两个状态是否等价根据判定定理有两个条件： 输出相同 ：要满足现输入X所有取值时都相同 次态等价 ： 次态相同 次态交错 次态循环 次态自循环 后继次态等效 第六章 时序电路的设计 例1：给定原始