数字逻辑电路设计实验教案赵蕙.docVIP

实验一 半加器和全加器I 实验平台 实验要求 使用TTL小规模集成电路芯片74LS00搭建半加器电路和全加器电路，电路的输入接实验平台开关，电路输出接实验平台的发光管。希望同学们能够通过实验掌握使用基本门电路设计实现数字电路的方法。 实验原理 在数字电路中，门电路就是用来实现基本逻辑关系的电路，比如这个实验中的半加器和全加器。最基本的门电路是与门、或门和非门，由这些门可以组合成其它的逻辑电路。门电路最初由分立元件组成，集成电路出现后，我们现在使用的门电路都是集成门电路。 半加器：完成两个一位二进制数的相加而求得“和”及“进位”。 全加器：当多位二进制数相加时，高位的相加运算除了要将本位的加数和被加数相加以外，还要考虑低位是否有向该位的进位。全加器完成将两个一位的二进制数相加，并考虑低位来的进位，相当于三个一位二进制数相加的电路。 实验步骤 设计 根据半加器和全加器列出真值表，写出输出函数，因为实验要求使用“与非门”实现，将输出函数转换为“与非门”形式，画出使用与非门实现半加器和全加器的电路图。 半加器与非门电路 全加器与非门电路 连线 请特别注意VCC和GND的连接，不要接错，以免芯片烧毁！ 所用芯片的Vcc连起来接+5V；所用芯片的GND连起来接地（GND）。 电路的输入接实验平台开关，电路的输出接实验平台的发光管。 实验提供的74LS00芯片逻辑与引脚图如下。每块芯片中有四组 2 输入端与非门（正逻辑），实验二 FPGA设计流程 ——全加器II 实验平台 EDA/SOPC实验开发平台，实验二以后的所有实验都使用此开发平台。 实验要求 根据实验平台提供的Altera公司可编程器件FPGA（现场可编程门阵列），使用Altera公司的EDA设计开发工具QuartusII，用原理图方式设计实现全加器电路，电路的输入接实验平台开关，电路输出接实验平台的发光管。希望同学们能够通过实验掌握使用可编程器件设计实现数字电路的方法。 实验原理 使用可编程器件进行数字电路设计，将传统的“设计?硬件搭试?焊接”过程变为“设计?编译?下载”的过程，其主要工作都在计算机内完成，先将设计输入计算机，再由开发系统将其转换成编程文件下载到可编程器件中。 全加器电路图的设计同实验一。 实验步骤 新建工程 实验室机器安装的设计环境为：Quartus II Version 9.0。 双击桌面图标，运行Quartus II软件。用New Project Wizard工具选项创建此设计的工程，并设计相关信息。 点击菜单项File- new project wizard…，出现introduction对话框，如图 1。 图 1 单击next，进入Directory，name，Top-Level Entity设置对话框，选择工程存放路径（请在E盘或F盘新建一个工程相文件夹，实验室的C盘、D盘及桌面被保护）、工程名称和顶层模块名称（本例工程名和顶层模块名均设为fadder。）注意：所有的名称和路径均不能包含空格和汉字。如图 2。 图 2 跳过图 3所示Add Files对话框，该对话框设置用来将已存在的设计文件加入到工程中。 图 3 点击next，进入Family devices settings对话框，指定FPGA器件为Cyclone系列的EP1C12F324C8，如图 4。Cyclone?系 列FPGA是最初的低成本FPGA。密度更高的Cyclone II和Cyclone II?FPGA，进一步巩固在大批量、低成本应用解决方案中的位。4 图 5 图 5对话框用来设置第三方EDA工具，包括综合工具，仿真工具和时序分析工具，这里我们点击Next跳过。 图 6 图 7 最后，新建工程向导会根据你之前一步一步的设置，给出一个工程设置概述页如图 6，单击finish完成工程创建。完成后，QuartusII界面如图 7所示。 所有在新建工程向导中进行的设置，在工程建立完成后，都可以通过QuartusII菜单项进行修改。 设计输入 点击菜单项File- new…，出现新建源文件对话框如图 8，数字电路的设计文件总的来说有两种方式，原理图方式和硬件描述语言方式，这次实验我们使用原理图方式设计电路，所以选择新建一个“Block Diagram/Schematic File”文件，图 8，点击“OK”按钮，打开原理图编辑器。 图 8 原理图编辑器的工具栏如图 10所示，工具栏上的按钮作用依次分别是“分离窗口切换”、“选择”，“添加文字”、“符号工具”、“块工具”、“正交结点工具”、“正交总线工具”、“正交管道工具”、“橡皮筋工具”、“部分线选择工具”、“放大缩小工具”、“全屏”、“查找工具”、“水平翻转”、“垂直翻转”、“逆时针90度翻转”、“矩形工具”、“椭圆工具”、“直线工