第六章S12定时器模块1.ppt

(3)定时器中断标志寄存器TFLG1/2 ① TFLG1: CnF CnF =1:通道n有中断事件发生，标志中断； ② TFLG2: TOF:定时器溢出标志位 清CnF、 TOF标志位的方法：向对应标志位置1 ，实现清位。 BSET TFLG2 , $80; BSET TFLG1 , #$81 重庆大学通信工程学院 王毅 王永东 Pin Logic Delay Counter 输出比较寄存器 输入捕捉寄存器 脉冲累加器 PA1 16-Bit Free-running Main Timer 保持寄存器PA1H 保持寄存器TC1H 预分频1 Bus Clock CH1 预分频2 0 控制逻辑 Control Bits Reset 16-Bit Modulo Down-Counter 装载寄存器 定时器结构 两个计时基础 ：MAIN TIMER , 16 BIT MODULO DOWN_COUNTE； 具有预分频器： 分别是 1---128 ， 1---16； 引脚逻辑控制器：PIN LOGIC 延时计数： DELAY COUNTER 输入捕捉、输出比较寄存器：TCn、脉冲累加器PAn 输入捕捉、输出比较保持寄存器 ：TCnH PAnH 控制位：控制计时数据打入保持寄存器。与锁存模式相关； 装载寄存器 : LO