基于CPLD的BCH码编译码器的设计与实现.PDFVIP

2010年 9月 西 安 邮 电 学 院 学 报 Sept．2010 第 15卷 第 5期 JOURNALOFXI’ANUNIVERSITYOFIK~ISANDTELECi)MMUNICATIONS Vo1．15No．5 基于 CPLD的BCH码编 ／译码器的设计与实现 张高记 ，罗朝霞2 (1．西安邮电学院通信与信息工程学院，陕西 西安 710121；2．西安邮电学院 电子工程学院，陕西 西安 710121) 摘要：为提高BCH编僻 码器系统性能，使硬件设计更具灵活性，提 出了一种基于CPLD的BCH编 ／译码器实现方 法。通过设计BCH(57，44，6)编 ／译码器，对BCH码的构造方法、BCH编僭 码器进行了研究。论述了一种基于复 杂可编程逻辑器件、采用模块化设计思想、利用VHDL硬件描述语言实现BCH编僻 码器的方法；在QuartusII软件 环境下给出了BCH(57，44，6)编／译码器的仿真结果，并在CPLD器件上验证实现。仿真和实验都证明了这种方法 的可行性和正确性 。 关键词 ：CPLD；VHDL；BCH码 ；编码器；Meggitt译码器 中图分类号：TN919．3 文献标识码：A 文章编号：1007—3264(2010)05—0030—04 公 司 的可 编 程 逻 辑 器 件 EP1CAQ240C8，在 0 引言 QuartusⅡ开发环境下，实现BCH编／译码器。 BCH(Bose—Chaudhuri—Hocquenghem)码是一类 BCH编码器原理及实现 特别适用于随机差错校正的循环校验码，也是最重 要且最有效的线性分组码之一，由Bose、Chaudhuri 1．1 BCH(57，44，6)编码器的原理 和 Hocquenghem 在 1950年～1960年 问提出l1J。 BCH码的结构完全建立在有限域的基础上，可 BCH码具有严格的代数结构，能灵活地选择码参 以用近世代数的方法精确描述 【。(57，44，6)BCH 数，如分组长度和码率，所以是到 目前为止研究得最 码是一个系统循环码，其产生的具体步骤为： 为详尽、应用最为广泛的一类码 2【J。 (1)将信息多项式 inf(z)预乘Xn ； BCH编 ／泽码器可通过硬件或软件实现。软件 (2)将 inf(z) 除以g(z)，得余式 r(x)； 实现方法特另lI适合计算机通信网等场合，可以直接 (3)系统循 环码 的码 多项式 为 c(z)： 利用网中的计算机进行编码和译码，不需要另加专 inf(1z)z一 +r(z)的形式 5【l。 用设备，但软件实现速度较慢；硬件实现方法速度较 由上述 (57，44，6)BCH码 的产生过程可 以看 高，比软件实现可快几个数量级，适合于对实时性要 出：构造一个 (57，44，6)BCH码 的关键是要找出该 求较高的语音、视频等数字通信系统 J。传统硬件 码的生成多项式 g(z)。当码长及纠错能力给定后 实现方法，主要采用传统数字逻辑电路设计来实现， 可以这样来构造生成多项式：因为 (57，44，6)BCH 即通过大规模集成电路来实现，这种设计方法存在 代码是以二元扩域GF(2)N--元域GF(2)的变换 结构复杂、体积大、集成度低、稳定性不高等缺点，而 为基础的，故首先应找到一个 6次的本原多项式 基于CPLD的硬件设计方法，正好可 以克服这些缺 P(z)： +z十1，产生一个GF(2)扩域；然后在 点，使电路设计更具灵活性和便捷性，便于实现系统 GF(2)上找一个本原元 ，利用本原多项式 P(z) 的小型化、集成化。