位并行存取移位寄存器.pdfVIP

54S195/74S195 STTL型4位并行存取移位寄存器 特点： 外引线排列图 ·各触发器并行输入和输出 ·同步并行寄存 ·正沿时钟触发 ·无条件直接清除 ·第一级为J 和 输入 ·最后一级互补输出 ·用于高性能：存储器/处理机、串行—并行转换器、 并行—串行转换器 典型参数： f 工作频率=105MHz Pd=350mW 说明： 本电路具有并行输入、并行输出、J— 串行输入、移位/置数控制输入和无 条件直接清除。全部输入都加有缓冲器，以降低对输入驱动的要求，电路有两种 操作模式: 并行(并排)寄存（置数） 移位(方向 Q 到 O ) A D 完成并行置数是通过加 4 个数据位并使移位/置数控制输入为低电平来实现 的。将数据输入到相应的触发器上，并在时钟输入的正跃变之后出现在输出端上。 在寄存期间, 串行数据流被禁止。 当移位/置数控制输入为高电平时,同步地完成移位。这种串行方式的数据是 在 J— 输入端上送入的。这些输入端允许电路的第一级去执行 J— 、D 型或 T 型触发器的功能。 天水天光半导体有限责任公司（八七一厂） 2005.1 版 54S195/74S195 STTL型4位并行存取移位寄存器 逻辑图 天水天光半导体有限责任公司（八七一厂） 2005.1 版 54S195/74S195 STTL型4位并行存取移位寄存器 功能表 输 入 输 出 清零 移位/置数 时钟 串 行 并 行 QA QB QC QD D CLK J A B C D L × × × × × × × × L L L L H H L ↑ × × a b c d a b c d H H L × × × × × × QA0 QB0 QC0 QD0 D0 H H ↑ L H × × × × QAO QAO QBn QCn Cn H H ↑ L L × × × × L QAn QBn QCn Cn H