计算机组成原理 第4讲 主存储器.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 4.6 非易失性半导体存储器（7） 5. 快擦除读写存储器（Flash Memory） F1ash Memory是在EPROM与E2PROM基础上发展起来的，其原理： 控制栅 浮置栅 P型基片 源n+ 漏n+ ＋VPP * 4.6 非易失性半导体存储器（8） F1ash Memory的读写原理： … Vd=6V Vg=12V 写入 … Open Vs=12V 擦除 … Vd=1V Vg=1V 读出 * 4.6 非易失性半导体存储器（9） 各存储器的用途 存储器 应用 SRAM DRAM ROM PROM EPROM E2PROM Flash Memory Cache 计算机主存 固定程序，微程序控制器 用户自编程序，工业控制机或电器 用户编写并可修改程序，产品试制阶段程序 IC卡上存储器 固态盘、IC卡 * 4.7 DRAM的研制与发展（1） 1. 增强型DRAM（EDRAM） 增强型DRAM（EDRAM）改进了CMOS制造工艺，使晶体管开关加速，其结果使EDRAM的存取时间和周期时间比普通DRAM减少一半，而且在EDRAM芯片中还集成了小容量SRAM cache。 2. Cache DRAM（CDRAM） 其原理与EDRAM相似，其主要差别是SRAM cache的容量较大，且与真正的cache原理相同。在存储器直接连接处理器的系统中，cache DRAM可取代第二级cache和主存储器（第一级cache在处理器芯片中）。CDRAM还可用作缓冲器支持数据块的串行传送。 * 4.7 DRAM的研制与发展（2） 3. EDO DRAM（EDRAM） 扩充数据输出（extended data out，简称EDO），它在完成当前内存周期前即可开始下一周期的操作，因此能提高数据带宽或传输率。 4. 同步 DRAM（SDRAM） 典型的DRAM是异步工作的，CPU送地址和控制信号之后，等待存储器的内部操作完成，此时CPU不能做别的。 SDRAM与CPU之间的数据传输是同步的，CPU送出地址和控制信号后，经过已知数量的时钟后，SDRAM完成内部操作，此期间，CPU可以做其他的工作，而不必等待。 * 4.7 DRAM的研制与发展（3） 5. Rambus DRAM（RDRAM） Rambus公司研制，着重提高存储器频率带宽。 RDRAM与CPU之间通过专用的RDRAM总线传送数据，而不是常用的RAS、CAS、WE、CE信号。 采用异步成组数据传输协议，开始时需要较大的存取时间（例如48ns），以后可达500MB/s的传输速率。 Rambus得到Intel公司的支持，其高档的Pentium III 处理器将采用Rambus DRAM结构。 * 4.7 DRAM的研制与发展（5） 6. 集成随机存储器（IRAM） 将整个DRAM系统集成在一个芯片内，包括存储单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等。片内还附加有测试电路。 2. ASIC RAM 根据用户需求而设计的专用存储器芯片，它以RAM为中心，并结合其他逻辑功能电路。 例如，视频存储器（video memory）是显示专用存储器，它接收外界送来的图像信息，然后向系统提供高速串行信息。 * 4.8 半导体存储器的组成与控制 半导体存储器的读写时间已小于10毫微秒，其芯片集成度高，体积小，片内还包含有译码器和寄存器等电路。 常用的半导体存储器芯片有多字一位片和多字多位（4位、8位）片，如16M位容量的芯片可以有16M×1位和4M×4位等种类。 为表达和图示，我们讨论的芯片容量远远小于实际容量。 * 1. 存储器容量扩展（1） 1个存储器芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距，所以需要在字向和位向进行扩充才能满足需要。 （1）位扩展 位扩展指的是用多个存储器器件对字长进行扩充。 位扩展的连接方式是将多片存储器的地址、片选、读写控制端R／W可相应并联，数据端分别引出。 * （1）位扩展（1） A0～A13 CS 16K×4 R/W D0～D3 A0～A13 CS 16K×4 R/W D0～D3 D0～D3 D4～D7 D0～D7 R/W CS A0～A13 * （1）位扩展（2） 位扩展： 1）地址的总位数不变，总存储器字容量不变。 例如，芯片