A-ch5-ARM异常处理.pptVIP

ARM的异常处理 ARM寻址方式 异常的进入和退出处理 ARM的异常类型 ARM的异常处理 异常的进入和退出处理 异常类型 ARM 支持以下几种异常类型 异常模式进入操作 进入异常模式后，ARM内核（硬件）将进行以下操作 在对应异常模式的LR中保存下一条指令的地址。 将CPSR复制到相应异常模式的SPSR 将CPSR的模式位设置为当前的异常模式。 有时需设置CPSR的第7位来禁止IRQ，或设置CPSR的第6位来禁止FIQ中断。 强制PC从相关异常向量地址处取指令。 异常处理过程 一般地说，向量地址处将包含一条指向相应异常处理程序的转移指令。 但FIQ向量地址处，可直接放置异常处理程序。因为它占据最高向量地址。这样可以提高FIQ异常处理的速度。 异常处理的退出操作 当异常结束时，异常处理程序（软件）必须： 将LR中的值减去某个偏移量后移入PC，该偏移量根据异常的类型而有所不同。 将SPSR的值复制回CPSR 清零在入口时置位的中断禁止标志 同时恢复PC和SPSR的方法 有两种方法可以同时恢复PC和CPSR： 当返回地址在异常模式的R14中时，可使用： MOVS PC,R14 （SWI，未定义） SUBS PC,R14,#4 （FIQ,IRQ,指令预取） SUBS PC,R14,#8 （数据预取） 将返回地址，保存到堆栈 进入异常处理 对R14进行调整 STM R13!,{R0-R3,R14}（将R0-R3，R14保存到堆栈） 异常处理... 退出异常处理 LDM R13!,{R0-R3,PC}^ 返回地址调节 流水线示意 最佳流水线 分支流水线举例 流水线中断举例 进入异常过程（图示） 退出异常过程（图示） 异常向量列表 操作 R14_exception_mode = return link SPSR_exception_mode = CPSR CPSR[4:0] = exception mode number CPSR[5] = 0 /* Execute in ARM state */ if exception_mode == Reset or FIQ then CPSR[6] = 1 /* Disable fast interrupts */ /* else CPSR[6] is unchanged */ CPSR[7] = 1 /* Disable normal interrupts */ if exception_mode != UNDEF or SWI then CPSR[8] = 1 /* Disable imprecise aborts (v6 only) */ /* else CPSR[8] is unchanged */ CPSR[9] = CP15_reg1_EEbit /* Endianness on exception entry */ PC = exception vector address ARM的异常处理 异常的类型 复位异常的产生 复位异常的相关操作 未定义指令异常的产生原因 未定义指令异常的相关操作 ARM处理器执行下列操作： 将下一条指令的地址拷贝给LR 把程序状态寄存器CPSR拷贝给SPSR_und 强制进入未定义模式 强制进入ARM状态 跳转到绝对地址PC=0执行 禁止IRQ中断 软件中断异常 软件中断异常是由软件中断(SWI)指令引起的，通常用于请求一个特定的管理函数（Software Interrupt exception）。 软件中断异常的相关操作 ARM处理器执行下列操作： 将下一条指令的地址拷贝给LR 把程序状态寄存器CPSR拷贝给SPSR_svc 强制进入管理模式 强制进入ARM状态 跳转到绝对地址PC=0执行 禁止IRQ中断 中止异常 中止异常 指令预取中止异常 中止异常——指令预取中止异常 指令预取中止异常 ARM处理器执行下列操作： 将下一条指令的地址拷贝给LR 把程序状态寄存器CPSR拷贝给SPSR_abt 强制进入中止异常模式 强制进入ARM状态 跳转到绝对地址PC=0X0000000C处执行 禁止IRQ中断 数据访问中止异常 中止异常——数据访问中止异常 数据中止异常 ARM处理器执行下列操作： 将下一条指令的地址拷贝给LR 把程序状态寄存器CPSR拷贝给SPSR_abt 强制进入中止异常模式 强制进入ARM状态 跳转到绝对地址PC=0X000000010处执行 禁止IRQ中断 中断请求(IRQ)异常 中断请求(IRQ)异常（Interrupt request exception） 中断请求异常 ARM处理器执行下列操作： 将下一条指令的地址拷贝给LR 把程序状态寄存器C