组成第三讲--加法与加法器.pptVIP

计算机组成原理 河北经贸大学 信息技术学院 由图看到,n个1位的全加器(FA)可级联成一个n位的行波进位加减器。 M为方式控制输入线,当M＝0时,作加法(A＋B)运算；当M＝1时,作减法(A－B)运算,在后一种情况下,A－B运算转化成[A]补＋[－B]补运算,求补过程由B＋1来实现。 因此,图中最右边的全加器的起始进位输入端 被连接到功能方式线M上,作减法时M＝1,相当于在加法器的最低位上加1。 计算机组成原理 河北经贸大学 信息技术学院 另外,图中左边还表示出单符号位法的溢出检测逻辑；当Cn＝Cn－1时,运算无溢出；而当 Cn≠Cn－1时,运算有溢出,经异或门产生溢出 信号。 动画 将n个全加器相连可得n位加法器，但其加法时间较长。 这是因为其位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。 解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。我们称这种加法器为超前进位加法器。 超前进位产生电路是根据各位进位的形成条件来实现的。 计算机组成原理 河北经贸大学 信息技术学院 基本的十进制加法器 十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 进行十进制计算时，要遵循以下几条： 1、每位数相加，逢二进一 2、和数是10—15时必须加六校正 3、和数有进位时加六校正 计算机组成原理 河北经贸大学 信息技术学院 n位BCD码行波式进位加法器的一般结构如图 所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图 计算机组成原理 河北经贸大学 信息技术学院 下面我们看一下校正过程： 在十进制运算时,当相加二数之和大于9时,便产 生进位。可是用BCD码完成十进制数运算时,当 和数大于9时,必须对和数进行加6修正。这是因 为,采用BCD码后,在二数相加的和数小于等于9 时,十进制运算的结果是正确的；而当相加的和 数大于9时,结果不正确,必须加6修正后才能得 出正确的结果。因此,当第一次近似求值时,可将 它看成每一级是一个4位二进制加法器来执行, 计算机组成原理 河北经贸大学 信息技术学院 就好像ｘi和ｙi是普通4位二进制数一样。设S‘I代 表这样得到的4位二进制数和,C‘i＋1为输出进位, 而Si代表正确的BCD和,Ci＋1代表正确的进位, 那么当ｘi＋ｙi＋Ci10时,Si＝Si 当Xi＋Yi＋Ci≥10时,Si＝Si＋6 显然,当C‘i＋1＝1或S’i≥10时,输出进位Ci＋1＝1 。因此,可利用Ci＋1的状态来产生所要求的校正 因子:Ci＋1＝1时校正因子为6;Ci＋1＝0时校正因 子为0。在图2.3(b)中,4位行波式进位的二进制加 法器计算出和S‘i,然后S’i经过第二级二进制加法 器加上0或6,则产生最终结果Si。 计算机组成原理 河北经贸大学 信息技术学院 计算机组成原理 河北经贸大学 信息技术学院 计算机组成原理 河北经贸大学 信息技术学院 河北经贸大学 信息技术学院 定点加减法运算 定点乘法运算 定点除法运算 浮点算术运算 逻辑运算 运算器的组成和结构 计算机组成原理 河北经贸大学 信息技术学院 原码加减法运算 原码进行加减法时符号位不参与运算 原码进行加减法运算时，首先要判断符号位， 如果符号位相同就把两个数的绝对值相加，结 果符号不变；如果符号位不相同，则要做减法 ，将绝对值大的减去绝对值小的，结果的符号 与绝对值大的相同。 由于原码加减法很复杂，计算机很少使用 计算机组成原理 河北经贸大学 信息技术学院 补码加法运算 补码的推出就是为计算机的加减法提供方便的，但是补码运算应该有自己的特点。 首先来看补码加法的公式： 任意两个数的补码之和等于该两数和的补码。 即：[X+Y]补=[X]补+[Y]补 mod=2 这样补码运算时就不需要判断符号位了，符号位和数值位一起参加运算，符号位如果相加后有进位，则将进位数字舍去。 计算机组成原理 河北经贸大学 信息技术学院 现分四种情况来证明。假设采用定点小数表示 因此证明的先决条件是 ︱ｘ︱﹤1, ︱ｙ︱﹤1, ︱ｘ＋ｙ︱﹤1。 (1)ｘ﹥0,ｙ﹥0,则ｘ＋ｙ﹥0。 相加两数都是正数,故其和也一定是正数。正数的补码和原码是一样的,可得：[ｘ]补＋[ｙ]补＝ｘ＋ｙ＝[ｘ＋ｙ]补 (mod 2) (2)ｘ﹥0,ｙ﹤0,则ｘ＋ｙ0或ｘ＋ｙ0。 相加的两数一个为正,一个为负,因此相加结果有正、负两种可能。根据补码定义， 　 计算机组成