可编程逻辑器件FPGA／CPLD结构与应用剖析.ppt

2. FLEX10K系列器件 FLEX 10K内部结构 . . . IOC IOC IOC IOC . . . . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC 逻辑单元 . . . IOC IOC . . . IOC IOC IOC IOC . . . 快速通道互连 逻辑阵列块 (LAB) IOC IOC . . . . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC FLEX 10K系列FPGA结构图 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC EAB EAB 嵌入式 阵列块 逻辑阵列是由一系列的逻辑阵列块（LAB）构成的。每个LAB包含8个LE（逻辑单元）和一些连接线，每个LE含有一个4输入查找表（LUT）、一个可编程触发器、进位链和级联链，LE的结构能有效地实现各种逻辑。每个LAB是一个独立的结构，它具有共同的输入、互连与控制信号，LAB的这种“粗粒度”结构有利于布线和实现器件的高性能，每个LAB代表大约相当于96个可用逻辑门，多个LAB组合起来也可以构成更大的逻辑块。 (1) 逻辑阵列LAB是由一系列的相邻LE构成的 图3-38-FLEX10K LAB的结构图 (2) 逻辑单元LE 图3-35 LE(LC)结构图 数据1 Lab 控制 3 LE 输出 进位链 级联链 查找表 (LUT) 清零和 预置逻辑 时钟选择 进位输入 级联输入 进位输出 级联输出 Lab 控制 1 CLRN D Q 数据2 数据3 数据4 Lab 控制 2 Lab 控制 4 (3) 快速通道(FastTrack) (4) I/O单元与专用输入端口 FLEX 10K器件内部信号的互连和器件管脚之间的信号互连是由快速通道（Fast Track）连线提供的，它是贯通器件长、宽的快速连续通道。 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC FLEX 10K系列FPGA结构图 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC EAB EAB 嵌入式 阵列块 MAX7128S的结构 (5) 嵌入式阵列块(EAB) 嵌入式阵列是由一系列的EAB（嵌入式阵列块）构成的。当要实现有关存储器功能时，每个EAB可提供2048比特位，用来构成RAM、ROM、FIFO或双端口RAM。当EAB用来实现乘法器、微控制器、状态机以及DSP等复杂逻辑时，每个EAB可以相当于100到600个逻辑门。EAB可以单独使用，也可以组合起来使用。 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 EAB的大小灵活可变 通过组合EAB 可以构成更大的模块 不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器 EAB 的字长是可配置的 256x8 512x4 1024x2 2048x1 256x8 256x8 512x4 512x4 256x16 512x8 * KX康芯科技 * 第3讲 FPGA／CPLD结构与应用 3.1 概 述 基本PLD器件的原理结构图 FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device 3.1.1 可编程逻辑器件的发展历程 70年代 80年代 90年代 PROM 和PLA 器件 PAL 器件 GAL器件 FPGA器件 EPLD 器件 CPLD器件 内嵌复杂 功能模块 的SoPC 3.1.2 可编程逻辑器件的分类 按集成度(PLD)分类 1.熔丝(Fuse)和反熔丝(Anti-fuse)编程技术 熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。 反熔丝编程技术也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时