第2章单片机的硬件结构和原理.ppt

* 第 2 章 单片机的硬件结构和原理 第2章 单片机的硬件结构和原理 2.1 概述 2.2 MCS -51单片机硬件结构 2.3 中央处理器CPU 2.4 单片机工作的基本时序 2.5 存储器的结构 2.6 并行输入/输出接口 2.7 单片机的引脚及其功能 2.1 概 述 2.1.1 单片机的发展简史 Intel公司是世界上生产CPU的最大厂商之一，以Intel公司典型产品加以介绍。 我们可以把单片机的发展历史划分为四阶段： 第一阶段（1976～1978年）：低性能单片机的探索阶段。以Intel公司的MCS-48为代表，采用了单片结构，即在一块芯片内含有8位CPU、定时/计数器、并行I/O口、RAM和ROM等。主要用于工业领域。 第二阶段（1978 ～ 1982年）：高性能单片机阶段，这一类单片机带有串行I/O口，8位数据线、16位地址线可以寻址的范围达到64K字节、控制总线、较丰富的指令系统等。这类单片机的应用范围较广，并在不断的改进和发展。 第三阶段（1982 ～ 1990年）：16位单片机阶段。16位单片机除CPU为16位外，片内RAM和ROM容量进一步增大，实时处理能力更强，体现了微控制器的特征。例如Intel公司的MCS-96主振频率为12M，片内RAM为232字节，ROM为8K字节，中断处理能力为8级，片内带有10位A/D转换器和高速输入/输出部件等。 第四阶段（1990年～ ）：微控制器的全面发展阶段，各公司的产品在尽量兼容的同时，向高速、强运算能力、寻址范围大以及小型廉价方面发展。 2.1.2 单片机的应用 （1） 测控系统。 （2） 智能仪表。 （3） 机电一体化产品。 （4） 实时控制。 （5） 智能民用产品。 2.2 MCS - 51单片机硬件结构 2.2.1 MCS - 51系列单片机的分类 表 2.1 MCS - 51 系列单片机配置一览表 2.2.2 MCS - 51单片机的内部结构 图 2.1 MCS - 51单片机结构框图 2.2.3 MCS - 51单片机的内部硬件资源 8051为典型的ROM型单片机 面向控制的8位CPU 4K字节掩膜ROM程序存储器 128字节内部RAM数据存储器 2个16位定时器/计数器 1个全双工的异步串行口 5个中断源，2个中断优先级的中断控制器 时钟电路，时钟频率在1.2MKZ～12MHZ 2.3 中央处理器CPU 2.3.1 运算器 算术逻辑单元ALU 2. 累加器ACC（Accumulator） 3. 寄存器B 4. 程序状态字PSW（Programe State Word） P … OV RS0 RS1 F0 AC Cy D7 D6 D5 D4 D3 D2 D1 D0 PSW 表 2.2 RS1、 RS0与片内工作寄存器组的对应关系 R0~R7 18H~1FH 3组 1 0 R0~R7 10H~17H 2组 0 1 R0~R7 08H~0FH 1组 1 0 R0~R7 00H~07H 0组 0 0 通用寄存器名称 片内PAM地址 寄存器组 RS0 RS1 MCS-51CPU对用户开发的寄存器： 累加器ACC，寄存器B，程序计数器PC，数据指针DPTR，程序状态寄存器 PSW，堆栈指针SP。 2.3.2 控制器 1. 时钟电路 图 2.2 单片机时钟电路 （a） 内部时钟电路； （b） 外部振荡源 10K MCS-51单片机的时钟频率因型号而异，典型值为12MHz。 电容C1和C2的作用有两个： 其一是使振荡器起振，其二是对振荡器的频率 f 起微调作用，典型值为30pF。 2. 复位电路（NMOS单片机） 图 2.3 单片机复位电路 （a）上电复位电路；(b) 开关复位电路 （a） （b） 单片机有一个复位引脚RST，它是施密特触发输入（对于CHMOS单片机，RST引脚的内部有一个拉低电阻），单片机复位必须使该引脚出现2个时钟周期以上的高电平。此时，ALE，PSEN，P0、P1、P2、P3口输出高电平。 单片机复位后，除了（SP）＝07，P0、P1、P2、P3为0FFH外，其它寄存器都为0。 上图复位电路中RC时间常数越大，上电时RST端保持高电平的时间越长。当振荡频率为12MHz时，典型值为C＝10μF，R＝8.2kΩ。 表 2.3 复位后内部寄存器状态 3. 指令寄存器和指令译码器 指令寄存器中存放指令代码。CPU执行指令时, 由程序存储器中读取的指令代码送入指令存储器, 经译码器译码后由定时与控制电路发出