数电课件第二篇第2章(3-1).ppt

集成电子技术基础教程 第二章 集成逻辑门电路 2.2.1 ?集成TTL门电路的主要特性和参数 二、TTL门电路的主要特性 2 TTL门电路的输出特性 三、集成TTL门电路的主要参数 输入信号噪声容限 扇出门数 四、TTL门电路中的其它技术措施 五、其它TTL门电路 TTL集电极开路与非门（OC门） TTL三态输出门 2.2.2 集成CMOS门电路的主要特性和参数 CMOS与非门 CMOS或非门 集成电子技术基础教程 L D C * 陈隆道 2003 ~ 2004学年第1学期 自动化(控制系) 0101~0103班 第二篇 数字电路和系统 第二章 集成逻辑门电路 TTL ( Transistor Transistor Logic ) 晶体管-晶体管逻辑 CMOS ( Complementary MOS ) 互补型MOS ECL ( Emitter Coupled Logic ) 射极耦合逻辑 I2 L ( Integrated Injection Logic ) 集成注入逻辑 目前广泛应用的集成逻辑电路 TTL、 ECL、 I2 L — 双极型 CMOS — 单极型 重点介绍： TTL 、CMOS 2.2.1 集成TTL门电路的主要特性和参数 2.2.2 集成CMOS门电路的主要特性和参数 2.2.3 各类门电路应用时的注意事项 2.2.4 可编程逻辑阵列（PLD） TTL门电路是目前大量使用的一种中、小规模数字集成电路 一、典型集成TTL逻辑门电路 电路结构 典型电路如图所示，由4只三极管组成。其中多发射管T1为输入级，T2为中间级，T4、T5为输出级 工作原理 当输入为低电平 “0”时（VIL=0. 3V） T1深饱和，T2、T5截止，T4、D导电，输出高电平。vO=VOH?3.6V，TTL关门。 当输入为高电平 “1”时（VIH=3.6V） vB1=vBE5+vBE2+vBC1=2.1V，T1倒置、T2、T5饱和， vB4=VCES2+vBE5 ?1.0V，T4、D截止状态，输出为低电平vO=VOL?0.3V，TTL开门。 0.3V 3.6V 3.6V 0.3V ?O ?I 0 1 1 0 L A 电平真值表 逻辑真值表 A L 1 电压传输特性 ①段：当输入电压vI≤0.6V T1深饱和，T2、T5截止，T4、D导电， vO=VOH?3.6V，电路关门。 ②段：当vI=0.7V~1.3V， T1管基极vB1=1.4V~2.0V，使T2处于放大，而T5截止，T4、D导电。当vI升高时， vC2下降， vO也下降。 ③段：当vI ?1.4V时， T1趋向倒置，T4、D趋向截止， T2、T5导电，输出降至低电平约0.3V。趋向开门状态。 ④段：当vI＞1.4V， T1倒置，T2、T5饱和导电，T4、D截止，输出低电平并稳定在0.3V，门处于稳定开门状态。 讨论TTL门接同类负载门时的输出电压和负载电流之间的关系。分为输出高电平和低电平两种情况加以讨论。 低电平输出特性— 灌电流负载输出特性 驱动门输出低电平，T5饱和导电，T4、D截止，负载电流从负载门流向驱动门（灌入）。 因此，对负载门数NOL应有一个限定值，由输出低电平上限值VOLmax 决定。 如果负载门数NOL越多，则灌入电流IOL ＝NOLIIL便越大，这促使VOL电压升高，T5将由饱和趋向放大，最终破坏逻辑关系。 驱动门数（扇出系数）为： 高电平输出特性—拉电流负载输出特性 输出高电平VOH，驱动门T5截止，T4、D导电，负载电流从驱动门流出(拉出)。如果负载门数增加，IOH拉出的电流便增加，这使得输出高电平电压VOH会下降，T4管会趋向放大，最终破坏逻辑关系。 高电平输出时也规定了一个高电平下限值VOHmin，其负载门数为： 这些参数能从电压传输特性上得出： 输入电平、输出电平: 输入低电平VIL 输入低电平上限VILmax(关门电平Voff) 输入高电平VIH 输入高电平下限VIHmin(开门电平Von) TTL高电平VOH＝3.6V TTL低电平VOL＝0.3V 它表征门电路的抗干扰能力强弱。在TTL驱动TTL门电路的情况下，串入的噪声电压大小分两种情况：低电平输入噪声容限和高电平输入噪声容限。 低电平输入噪声容限VNL：负载门输入低电平时 驱动门 负载门 1 1 VIH 噪声电压 VOL VOH + - Vin VNL 驱动门 负载门 1 1 VIL 噪声电压 VOH VOL + - Vin VNH 高电平输入噪声容限VNH：负载门输入高电平时 一种门能驱动同一类型门电路的个数称扇出门数。虽然IOL＞IOH，但是IILIIH，故NOL＜NOH。所以扇出门数以NOL