数电课件第四篇第1章(14-2).ppt

集成电子技术基础教程 二、CMOS门电路组成的晶体振荡器 用逻辑门电路和石英晶体能构成振荡频率很稳定的脉冲波形，通常用在数字逻辑电路中，作为时钟脉冲信号。 串联型晶体多谐振荡器 将谐振频率选在串联谐振频率 fs。由于谐振时电抗为0，把晶体设置在正反馈回路。电路中，R是偏置电阻，静态时使门G1工作在线性放大区，以利容易起振。 并联型晶体多谐振荡器 频率选在fs和fp之间，使晶体呈现电感性，以便形成电容三点式的振荡。 温度校正电容 波形整形 频率微调电容 三、555集成定时器构成的波形发生器 555是由模拟和数字电路巧妙结合在一起后形成的单片集成电路。由于设计思路的独突，该集成电路广泛地用在脉冲的产生、整形、定时和延时等方面。 1. 电路组成（CC7555） 8只引脚封装，控制信号主要由高触发端VTH和低触发端VTL加入。 基准电压 比较器 放电管 触发器 时，S=0 时，S=1 时，R=1 时，R=0 1 1 禁用 0 1 1 1 0 0 0 0 保持 R S Q 2. 集成定时器的应用 构成基本RS触发器 6脚高触发端作 R 输入，2脚低触发端作S 输入，其它引脚不用。引脚5连接的电容器作高频旁路用，以保证参考电压稳定。 0 1 0 1 1 禁用 1 1 1 0 保持 0 0 0 1 1 0 1 0 0 Q R S R S 输出 内部 外触发 构成多谐振荡器 多谐振荡器的工作特点：只要一合上电源，电路的输出就能在输出高电平和输出低电平两个状态间进行自动的转换，产生前后沿都很陡的矩形波。 R1、R2、C是电路中的定时元件 合上电源时，电容电压不能突变，引脚2、6都为0，输出为高电平，放电管截止。 因此C充电，引脚2、6电压升高，当升至VDD/3时，输出仍继续保持，当升到2VDD/3后，电路输出变为低电平，放电管导通。 电路的振荡过程： C上电压通过R2→放电管而放电。只要一开始放电，电路状态继续保持。当放至VDD /3 时，电路的输出又变为高电平。 振荡周期计算 占空比 几种改进电路： 实现压控振荡(VCO或V/F) 基本思路：通过外加电压使两个比较器的参考电压实现可调，从而改变振荡频率。 VC 实现脉冲调制波输出 可以在555的第4引脚（即复位端）加调制信号，当调制信号高电平时，电路产生高频振荡，调制信号低电平时，不振荡，输出低电平。 占空比可调的多谐振荡器 实现占空比可调的基本思路是：设法使充放电回路分开，可通过二极管选择充放电回路。 充电时间常数为： (R1＋R?w )C； 放电时间常数为： (R2＋R?w )C 充电、放电电容分开的多谐振荡器 T2 t t t T1 构成单稳态触发器 单稳态触发器的工作特点：电路需要触发信号，无触发信号输入时，电路一直处在稳定状态（由电路结构决定），电路一旦受触发，输出状态立刻进入暂稳态，触发信号消失后，电路状态能在暂态维持一定时间后，自动返回到稳态，等待下一次触发。暂态的维持时间长短由电路中的定时元件决定。 R、C为定时元件Cd、Rd是微分电路，D为旁路正向脉冲而设置。 工作原理 无触发信号输入时，引脚2高电平，引脚6低电平，所以电路处在稳态，输出为低电平，放电管导通。 触发信号加入后（下降沿），引脚2变低电平，使输出跳变为高电平，放电管截止。电容C充电（触发信号撤消后），vC 上升，当上升至2VDD /3时，输出变为低电平，T导电，电容又放电。等待第二次触发。 RDS是场效应管导通时的沟导电阻。 电路被触发进入暂态后，必须等待暂态结束后，并让电路状态完全回到稳态时，才能加入第二次触发信号，否则电路工作将会混乱。 因此，暂态结束，并使电容放光电所需时间称为电路的恢复时间。 脉冲宽度： 集成电子技术基础教程 L D C * 2003 ~ 2004学年第1学期 生物医学工程 0101~0103班 第四篇 电子系统组成与应用 第一章 信号发生电路 第一章 信号发生电路 4.1.1 RC正弦波振荡器 产生自激振荡的两个条件： 幅值条件 相位条件 产生正弦波振荡的两个关键环节： 选频网络 —— 产生唯一频率信号 稳幅环节 —— 输出不出现非线性失真 放大环节 正反馈选频网络 RC桥式(串并联)正弦波振荡器 若R1＝R2＝R C1＝C2＝C RC f p = 2 1 0 4.1.2 LC正弦波振荡器 振荡频率较高（几百KHz以上） 电路型式： 变压器反馈式 电感三点式 电容三点式 变压器反馈式：增益条件非常容易满足，主