第四章半导体存储器4【推荐课件】.ppt

三、主存储器的性能指标 1、存储容量： 指存储器可容纳的二进制信息量，描述存储容量的单位是字节或位。 量化单位： 1K＝210 1M＝220 1G＝230 1T＝240 通常用该内存储器所能存储的字数及其字长的乘积来表示，即 存储容量=字数×字长 如 16 位微型机的内存容量为 1 MB, 即 1 M×8 位， 而 32 位微型机的内存容量为 4 GB，即 4 G×8 位等。 2、存储速度：由以下3个方法来衡量。 存取时间（Memory Access Time）：指启动一次存储器操作到完成该操作所需的全部时间。存取时间愈短，其性能愈好。通常存取时间用纳秒（ns＝10－9s）为单位。 存储周期（Memory Cycle Time）：指存储器进行连续两次独立的存储器操作所需的最小间隔时间。 通常存取周期TC大于存取时间tA ，即TC≥tA。 存储器带宽：是单位时间里存储器所能存取的最大信息量，存储器带宽的计量单位通常是位/秒（bps）或字节/秒，它是衡量数据传输速率的重要技术指标。 特点： 主存储器可以被CPU直接存取（访问）。 一般由半导体材质构成。 随机存取：读写任意存储单元所用时间是相同的，与单元地址无关。 与辅存相比，速度快，价格高，容量小。 主存的操作： 读存储器操作： 写存储器操作： 三．随机存取存储器的基本结构及组成 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 2. 存储矩阵 地址译码器——将寄存器地址对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 4、静态随机存储器芯片举例 DRAM 2116的读周期 存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号 读写信号WE*读有效 数据从DOUT引脚输出 DRAM 2116的写周期 存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效 数据从DIN引脚进入存储单元 刷新周期：从上一次刷新结束到下一次对整个DRAM全部刷新一遍为止，这一段时间间隔称为刷新周期。 刷新操作：即是按行来执行内部的读操作。由刷新计数器产生行地址，选择当前要刷新的行，读即刷新，刷新一行所需时间即是一个存储周期。 刷新行数：单个芯片的单个矩阵的行数。 对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是被同时刷新的。 对于多个芯片连接构成的DRAM，DRAM控制器将选中所有芯片的同一行来进行逐行刷新。 单元刷新间隔时间：DRAM允许的最大信息保持时间；一般为2ms。 刷新方式：集中式刷新、分散式刷新和异步式刷新。 在2ms单元刷新间隔时间内，集中对128行刷新一遍，所需时间128×500ns=64μs，其余时间则用于访问操作。 在内部刷新时间（64μs）内，不允许访存，这段时间被称为死时间。 在任何一个存储周期内，分为访存和刷新两个子周期。 访存时间内，供CPU和其他主设备访问。 在刷新时间内，对DRAM的某一行刷新。 存储周期为存储器存储周期的两倍，即500ns×2＝1μ s。 刷新周期缩短，为128× 1 μ s ＝128 μ s。在2ms的单元刷新间隔时间内，对DRAM刷新了2ms÷128μs遍。 异步刷新采取折中的办法，在整个刷新间隔时间内分散地把各行刷新一遍。 避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中“死区”时间过长的问题。 刷新信号的周期为2ms/128=15.625μs。让刷新电路每隔15μs产生一个刷新信号，刷新一行。 1、 存储器地址译码方法 2)全译码法:全部地址线参与译码 例:用8KB的RAM芯片，组成64KB的RAM系,CPU寻址空间64K(16条地址线)。 设计 确定芯片数:8片 片内译码:13条地址线 片选信号的译码方式? 特点: 地址唯一,不重叠 地址连续 字扩展连接方式 举例 例：用Intel 6116(2KX8位)芯片组成8KB RAM，设CPU为Z80或8085（地址线为16根），试问： 1、需要几片6116？ 2、地址线和数据线各为多少根？ 3、每一片的地址范围是多少？是否有重叠区？ 4、如何连线？（包括地址线、数据线和读写信号线） 全译码法 全译码法 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0