第三节 多指令流出技术.ppt

计算机组成与系统结构 第五章 标量处理机 第三章 多指令流出技术 指令级并行性:程序中的指令是顺序安排的，当这些指令间不存在相关而能在流水线中通过时间重叠方法来并行执行时，则存在指令级并行性. 指令级并行度ILP:它定义为在一个时钟周期内流水线上流出的指令数。  第三章 多指令流出技术 第一节 超标量处理机 第二节 超流水线处理机 第三节 超标量超流水线处理机 第四节 超长指令字处理机 第五节 DLX处理器的超标量技术 三种主流处理机： 超标量处理机：Intel公司的i860、i960、Pentium处理机， Motolora公司的MC88110，IBM公司的Power 6000， SUN公司的SPARC、 SuperSPARC、 UltraSPARC等。 超流水线处理机：SGI公司的MIPS R4000、R5000、R10000等。 超标量超流水线处理机：DEC公司的Alpha等。 超标量处理机 超标量处理机典型结构： 多条指令流水线。 先进的超标量处理机有：定点处理部件CPU，浮点处理部件FPU,图形加速部件GPU，大量的通用寄存器，两个一级Cache。 超标量处理机指令级并行度（ILP）大于1。 单发射与多发射 单发射处理机： 每个周期只取一条指令、只译码一条指令，只执行一条指令，只写回一个运算结果。 取指令部件和指令译码部件各设置一套； 只设置一个多功能操作部件或设置多个独立的操作部件； 操作部件中可以采用流水线结构，也可以不采用流水线结构。 目标是每个时钟周期平均执行一条指令，ILP的期望值为1。 多发射处理机： 每个周期同时取多条指令、同时译码多条指令，同时执行多条指令，同时写回多个运算结果。 需要多个取指令部件，多个指令译码部件和多个写结果部件。 设置多个指令执行部件，有些指令执行部件采用流水线结构。 目标是每个时钟周期平均执行多条指令，ILP的期望值大于1。 超标量处理机：一个时钟周期能同时发射多条指令的处理机 必须有两条或两条以上能够同时工作的指令流水线。 先行指令窗口：能够从指令Cache中预取多条指令， 能够对窗口内的指令进行数据相关性分析和功能部件冲突检测。 先行指令窗口的大小：一般为2至8条指令。 目前的指令调度技术，每个周期发射2至4条指令比较合理。 例如：Intel公司的i860、i960、Pentium，Motolora公司的MC88110，IBM公司的Power 6000等每个周期都发射两条指令； TI公司生产SuperSPARC，Pentium III每个周期发射三条指令。 操作部件的个数一般多于每个周期发射的指令条数。通常为4 个至16个操作部件。 超标量处理机的指令级并行度：1＜ILP＜m。 m为每个周期发射的指令条数。 超标量处理机性能 单流水线普通标量处理机的指令级并行度记作(1,1)， 超标量处理机的指令级并行度记作(m,1)， 超流水线处理机的指令级并行度记作(1,n)， 而超标量超流水线处理机的指令级并行度记作(m,n)。 在理想情况下，N条指令在单流水线标量处理机上的执行时间为：T(1,1)＝（k＋N－1）?t 在每个周期发射m条指令的超标量处理机上执行的时间为： T(m,1)＝（k＋ ）?t 超标量处理机相对于单流水线标量处理机的加速比为： S(m,1)＝ 超标量处理机的加速比的最大值为：S(m,1)MAX＝m 超流水线处理机 两种定义： 在一个周期内能够分时发射多条指令的处理机 指令流水线的功能段数为8段或超过8段的流水线处理机 提高处理机性能的不同方法： 超标量处理机：通过增加硬件资源来提高处理机性能 超流水线处理机：通过各部分硬件的重叠工作来提高 处理机性能。 两种不同并行性： 超标量处理机采用的是空间并行性。 超流水线处理机采用的是时间并行性。 指令执行时序 每隔1/n个时钟周期发射一条指令， 即处理机的流水线周期为1/n个时钟周期。 在超标量处理机中，流水线的有些功能段还可以进一步细分， 例如：ID功能段，可以再细分为：译码、读第一操作数和读 第二操作数三个流水段。 超流水线处理机性能 指令级并行度为(1,n)的超流水线处理机，执行N条指令 所的时间为： 超流水线处理机相对于单流水线普通标量处理机的 加速比为： 即： 超流水线处理机的加速比的最大值为：S(1,n)MAX＝n 超标量超流水线处理机 把超标量与超流水线技术结合在一