实验_六计数、译码和显示电路(Y)剖析.ppt

时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。 同步计数器的设计 * 时序逻辑电路的设计方法 计数器的实现步骤 1、确定计数器时序并绘制状态图。 2、次态表。从状态图推导次态表。 3、触发器转换表。给出每个转换所需要的触发器输入，转换表与所选触发器类型有关。 4、根据转换表写出触发器输入的卡诺图，每个触发器的输入都有一个卡诺图。 5、根据卡诺图写出触发器输入的逻辑表达式，画出逻辑电路图。 * * 设计一个模6的同步计数器，计数规则为逢六进一，产生一个进位输出 CP Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 1 0 1 0 0 1 0 1 1 0 2 0 1 1 1 1 1 0 3 1 1 1 1 1 0 0 4 1 1 0 1 0 0 0 5 1 0 0 0 0 0 1 状态图 输出 1 这个例子用另外一种设计方法. 1 建立原始状态图 状态分配 2 二进制状态。 * * 根据状态表构建Qn+1 和输出Z的卡诺图 CP Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 1 0 1 0 0 1 0 1