第4章嵌入式系统的存储器系统.ppt

引脚连接： 1).数据线DQ0-DQ15 这个与2410的数据总线对应连接就可以了。 2).行/列地址线A0-A12 由于2410是按照字节寻址，但SDRAM是16Bit半字宽度，所以连接时需要错开一位，将A0连到处理器的A1，而如果系统是通过两块k4s561632串联实现32Bit数据宽度，所以需要进行字对齐连接，将A0接到A2地址总线上，其他顺次接。 3).Bank地址线BA0-BA1 在2410的手册里面，有个SDRAM BANK ADDRESS PIN CONNECTION表，里面规定了不同组织结构的SDARM的Bank地址线。所以首先要明白存储器的组织结构，看K4S56163的芯片手册，标注：4M*16Bit*4Banks。这表示每个Bank有4M大小，即由行列地址确定的存储单元个数为4M个，16Bit是位宽，即每个存储单元存储的数据大小为16bit半字，一共包含有4个Bank，所以这个SDRAM的总容量为32MB(256Mbit)。根据这个就可以确定Bank地址线为A[24:23]。 4).控制引脚 由于2410集成了SDRAM的管理器，所以接到相应的管脚就是了，主要是行选通RAS，列选通CASE，写使能WE，LDQM和UDQM数据I/O屏蔽用于在读模式下控制输出缓冲，在写模式下屏蔽输入数据，CS片选接在nGS6，即是把SDARM挂接在Bank6上，另外还有时钟控制线，电源等。 SDRAM Bank地址配置 目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为3.3V。主要的生产厂商为HYUNDAI，Winbond等，同类型器件一般具有相同的电气特性和封装形式，可以通用。 S3C2410A与SDRAM存储器HY57V561620接口电路如图4.4.5所示。 HY57V561620存储容量为4组×64M位，工作电压为3.3V，常见封装为TSOP-54，兼容LVTTL接口，支持自动刷新（Auto-Refresh）和自刷新（Self-Refresh），16位数据宽度。HY57V561620引脚功能如表4.4.4所示。 表4.4.4 HY57V561620引脚功能 引脚 类型 功能 CLK 输入 时钟，芯片时钟输入。所有的输入中CLK的上升沿有效 CKE 输入 时钟使能，片内时钟信号控制 /CS 输入 片选。禁止或使能除CLK、 CKE和DQM外的所有输入信号 BAO，BA1 输入 组地址选择。用于片内4个组的选择 A12～A0 输入 地址总线。行地址：A12～A0；列地址：A8～A0 /RAS 输入 行地址锁存。时钟沿和/RAS有效时，锁存行地址，允许行的访问和改写 /CAS 输入 列地址锁存。时钟沿和/CAS有效时，锁存列地址，允许列的访问 /WE 输入 写使能。使能写信号和允许列改写，／WE和/CAS有效时开始锁存数据 LDQM，UDQM 输入 数据I/O屏蔽。在读模式下控制输出缓冲；在写模式下屏蔽输入数据 DQ15～DQ0 输入/输出 数据总线。数据输入/输出 VDD/VSS 电源／地 内部电路及输入缓冲器电源／地 VDDQ/VSSQ 电源／地 输出缓冲器电源／地 NC 空脚。未连接 （引脚端19 nGCS0修改为nGCS6） 图4.4.5 S3C2410X与SDRAM存储器HY57V561620的接口电路 根据系统需求，可构建16位或32位的SDRAM存储器系统，但为充分发挥32位CPU的数据处理能力，本设计采用32位的SDRAM存储器系统。 HY57V561620为16位数据宽度，单片容量为32MB，系统选用两片HY57V561620并联构建32位的SDRAM存储器系统，共64MB的SDRAM空间，可满足嵌入式操作系统及各种相对较复杂的算法的运行要求。与Flash存储器相比，SDRAM的控制信号较多，其连接电路也要相对复杂一些。 两片HY57V561620并联构建32位的SDRAM存储器系统，其中一片为高16位，另一片为低16位，可将两片HY57V561620作为一个整体配置到Bank6，即将S3C2410A的nGCS6接至两片HY57V561620的/CS端。 高位HY57V561620的CLK端连接到S3C2410A的SCLK1端，低位HY57V561620的CLK端连接到S3C2410A的SCLK0端； 两片HY57V561620的CKE端连接到S3C2410A的SCKE端； 两片HY57V561620的/RAS、/CAS. /WE端分别连接到S3C2410X的nSDRAS端、nSDCAS端、nDWE端； 两片HY57V561620的A1