第四章 时序逻辑电路.ppt

第四章 时序逻辑电路 本章教学内容 概述 触发器 同步时序逻辑电路 常用中规模集成时序逻辑电路及其应用 4.1 概述 4.1.1 时序逻辑电路结构 时序逻辑电路？ 4.1 概述 4.1.1 时序逻辑电路结构 时序逻辑电路特点 4.1 概述 4.1.1 时序逻辑电路结构 时序逻辑电路功能描述 4.1 概述 4.1.2 时序逻辑电路分类 根据时钟分类 4.1 概述 4.1.2 时序逻辑电路分类 根据输出分类 4.1 概述 4.1.3 时序逻辑电路的描述方法 逻辑表达式 4.1 概述 4.1.3 时序逻辑电路的描述方法 状态表 4.1 概述 4.1.3 时序逻辑电路的描述方法 状态图 4.2 触发器 4.2.1 触发器的基本概念 4.2 触发器 4.2.1 触发器的基本概念 4.2 触发器 4.2.1 触发器的基本概念 4.2.2 基本R-S触发器 1 与非门的基本R-S触发器 4.2.2 基本R-S触发器 1 与非门的基本R-S触发器 4.2.2 基本R-S触发器 1 与非门的基本R-S触发器 4.2.2 基本R-S触发器 1 与非门的基本R-S触发器 4.2.2 基本R-S触发器 2 或非门的基本R-S触发器 4.2.3 时钟控制的触发器 1 钟控R-S触发器 4.2.3 时钟控制的触发器 1 钟控R-S触发器 4.2.3 时钟控制的触发器 1 钟控R-S触发器 4.2.3 时钟控制的触发器 5 主从R-S触发器 4.2.3 时钟控制的触发器 5 主从R-S触发器 4.2.3 时钟控制的触发器 5 主从R-S触发器 4.2.3 时钟控制的触发器 2 钟控D触发器 4.2.3 时钟控制的触发器 2 钟控D触发器 4.2.3 时钟控制的触发器 2 钟控D触发器 4.2.3 时钟控制的触发器 7 维持阻塞D触发器 4.2.3 时钟控制的触发器 7 维持阻塞D触发器 4.2.3 时钟控制的触发器 7 维持阻塞D触发器 4.2.3 时钟控制的触发器 3 钟控J-K触发器 4.2.3 时钟控制的触发器 3 钟控J-K触发器 4.2.3 时钟控制的触发器 3 钟控J-K触发器 4.2.3 时钟控制的触发器 3 钟控J-K触发器 4.2.3 时钟控制的触发器 6 主从J-K触发器 4.2.3 时钟控制的触发器 6 主从J-K触发器 4.2.3 时钟控制的触发器 6 主从J-K触发器 4.2.3 时钟控制的触发器 6 主从J-K触发器 4.2.3 时钟控制的触发器 4 T触发器 4.2.4 不同类型触发器的相互转换 1 JK触发器转换为其他触发器 4.2.4 不同类型触发器的相互转换 1 JK触发器转换为其他触发器 4.2.4 不同类型触发器的相互转换 1 JK触发器转换为其他触发器 4.2.4 不同类型触发器的相互转换 2 D触发器转换为其他触发器 4.2.4 不同类型触发器的相互转换 2 D触发器转换为其他触发器 4.2.4 不同类型触发器的相互转换 2 D触发器转换为其他触发器 4.3 同步时序逻辑电路 4.3.1 同步时序逻辑电路分析 4.3.2 同步时序逻辑电路设计 设计步骤 4.3.2 同步时序逻辑电路设计 1 建立原始状态图和状态表 例1：设计101序列检测器 1、Mealy型 输入：X＝010101101 输出: Z＝000101001 例1：设计101序列检测器 1、Mealy型 输入：X＝010101101 输出: Z＝000101001 例1：设计101序列检测器 1、Mealy型 输入：X＝010101101 输出: Z＝000101001 例1：设计101序列检测器 1、Mealy型 输入：X＝010101101 输出: Z＝000101001 例1：设计101序列检测器 1、Mealy型 输入：X＝010101101 输出: Z＝000101001 例1：设计101序列检测器 1、Mealy型 输入：X＝010101101 输出: Z＝000101001 例1：设计101序列检测器 2、Moore型 例2 “1111”检测电路（采用Mealy型） 例3：X为控制端，求一个五状态加1、加2计数器。 X=0时，计数顺序：0?1?2?3?4?0?.. X=1 时，计数顺序：0?2?4?1?3?0?.. 4.3.2 同步时序逻辑电路设计 2 状态化简 4.3.2 同步时序逻辑电路设计 2 状态化简 4.3.2 同步时序逻辑电路设计 2 状态化简 4.3.2 同步时序逻辑电路设计 2 状态化简 4.3.2 同步时序