VLSI标准单元阵列布局问题的一个高效遗传算法.pdfVIP

  • 10
  • 0
  • 约3.27万字
  • 约 7页
  • 2017-06-06 发布于北京
  • 举报

VLSI标准单元阵列布局问题的一个高效遗传算法.pdf

VLSI标准单元阵列布局问题的一个高效遗传算法.pdf

第 53 卷第6 期 Vo l. 53 No.6 厦门大学学报(自然科学版) 2014 年 11 月 Journal of Xiamen University (Natural Science) Nov. 2014 doi: 10. 6043/j. issn. 0438-0479.2014.06.011 VLSI 标准单元阵列布局问题的一个高效遗传算法 陈雄峰1 ,吴景岚1 , 2 ,朱文兴2 祷 (l.闽江学院计算机科学系,福建福州 350108;2. 福州大学离散数学与理论计算机科学研究中心,福建福州 350108) 摘要:研究可有效处理几万至百万个单元规模 VLSI 标准单元阵列布局问题的遗传算法,使之能在合理的时间内获得 高质量的布局结果.为了提高布局质量,针对布局的二维特性设计了新型线网交叉算子和局部搜索技术,并提出了三阶 段算法框架以协调算法的全局搜索和局部搜索.为了降低算法的时间和空间复杂度,使算法可处理大规模问题,采用了 交叉算子局部化和小规模种群的思想,同时使用了多种保持种群多样性的策略以提高小规模种群的进化性能.对 Peko suite3 、 4 标准测试电路的实验结果表明,基于这些策略的遗传算法是有效的. 关键词:标准单元阵列布局;遗传算法;线网交叉;局部搜索. 中图分类号:TP 18 文献标志码:A 文章编号:0438-0479 (2014) 06-0797-07 超大规模集成电路(very large scale integration , 个单元规模电路,文献[10J采用了并行计算使得遗传 VLSI)的布局模式根据对布线位置和布局模块的限制 算法处理电路规模达到 6 万~7 万单元,且在合理的 不同,可分为全定制、标准单元、门阵列等.单元阵列 时间内布局结果质量均没有超过最新的解析 (cell array) 是一种改进的门阵列模式,每个电路单元 算法[1 叫. 大小相同,但去掉一般门阵列的垂直通道,跨行电路 文献[13-15J 的相关研究成果表明,根据启发式算 单元之间的布线必须利用行间布线通道或布线单元, 法本身的优缺点和具体问题的特点,采用针对性策略 布线单元为电路单元之间的间隔区域且与电路单元 扬长避短,是使得启发式算法可应用于大规模乃至超 大小相同,因而又与标准单元布局模式相似,通常划 大规模问题的有效途径.包括文献口,8-9 , 16-19J 在内 归标准单元布局模式口-气标准单元是指具有相等高 的大量文献表明,未采用针对性设计策略情况下遗传 度、相等或不等宽度的电路单元,在 ASIC (application 算法所能处理的组合优化问题规模一般在 2 万以下. specific integrate circuit) 设计中较为常用.其中等宽 文献口3J使用了一系列针对性的策略,特别是根据问 的标准单元通常用于寄存器、高速缓存(cache) 和 题特点设计高性能的交叉算子,使得遗传算法在合理 CMOS 等存储型电路,布局时采用单元阵列布局模 的时间内可处理 1 万~20 万规模的旅行商问题并获 式[2-6J 文献[3J 的研究表明,以新一代移动设备所用 得高质量的近优解.从 1990 年 Shahookar 等问将遗传 计算结构电路为代表,为了满足低成本、低能耗和短

文档评论(0)

1亿VIP精品文档

相关文档