现第6章 时序逻辑电路.pptVIP

* * * * 2、右移寄存器 * 3、74LS194——四位双向移位寄存器（p276） * 这是一种功能较齐全的移位寄存器，具有清零、 左移、右移、并行加载、保持五种功能。 保持—— 并行加载—— * 用74194实现左移、右移及并行加载。 右移串出 * 左移串出 * 四位并行数据输入 * 74194扩展应用（4位—8位） * 三、移位寄存器型计数器 环形计数器（m=n）完整单片M=4 * * * * 例：用74194构成环形计数器： 有2N-N种无效状态，无自启动能力 * 例：用74194构成M=3的计数器。 * 扭环形计数器（m=2n） * M=2N，6=2*3 * M=2N，14=2*7 * 前边都是偶数计数器，此为奇数计数器，方法与前不同 * （一） 计数器 计数器：能够记忆脉冲的个数的电路 分类 (3)按计数脉冲 输入方式分 同步计数器 异步计数器 二进制计数器（M=2） 十进制计数器（M=10） M进制计数器（任意进制） (2)按计数的增减趋势分 加计数 减计数 可逆计数（双向） (1)按进位制数分 计数器是时序电路， 分析和设计方法和 时序电路的分析设计 完全一样。 * 1.二进制计数器 三位二进制同步加法计数器 四位二进制同步加法计数器 * 例1：三位二进制同步加法计数器 选用3个下降沿触发的JK触发器，用FF0，FF1 ， FF2表示 同步时序电路： 输出方程： * 与JK触发器特性方程相比较： * 由于没有无效状态，电路能自启动。 * 推广： 推广到n位 二进制同步 加法计数器 驱动方程 输出方程 * 例2：三位二进制同步减法计数器 选用3个下降沿触发的JK触发器，用FF0，FF1 ， FF2表示。 同步时序电路： 输出方程： * 与JK触发器特性方程相比较： * 由于没有无效状态，电路能自启动。 * 推广： 推广到n位 二进制同步 减法计数器 驱动方程 输出方程 * n位二进制同步减法计数器 n位二进制同步加法计数器 * 三位二进制同步可逆计数器 用U’/D表示加减控制信号： U’/D=0时作加计数，时作减计数。 驱动方程 输出方程 加法U’/D表示加减控制信号： U’/D=0时作加计数， U’/D=1时作减计数。 * 集成二进制计数器 （1）集成4位二进制同步加法计数器74LS161（p282） * 163与161芯片唯一区别在于清零方式不同，161为异步清零，163则是同步清零。 （2）集成4位二进制同步加法计数器74LS163 * 集成十进制计数器 十进制同步加法 计数器74LS160 * 任意进制计数器的构成 * * 置零法： * 置位法： * * * * * * * * 寄存器定义——能够暂存数据的部件。 寄存器组成——触发器及门电路 （二） 寄存器 一、寄存器 * 2.寄存器的种类 1）并行输入寄存器 2）串行输入寄存器 输入数据同时送入寄存器 亦称“移位寄存器”，数据串行输入，有左移、 右移、双向移位。 * 3. 基本寄存器 * 四位寄存器——74HC175 74175功能表： RD’ =0 时触发器清零。 2)送数——当清零信号撤销后，在CP上升沿到来时，输入数据D0 ~D3 并行送入到4个D触发器中。 3)保持——RD’=1且CP? ，均可使各触发器处于保持状态。这种寄存器具有很强的抗干扰能力。 * 二、移位寄存器 * 由卡诺图得状态方程和输出方程： 将状态方程变换为JK触发器特性方程 的标准形式，就可以找出驱动方程： 由此可得驱动方程： 方法二：激励表法 Q2 Q1 Q0 Q2* Q1* Q0* J2 K2 J1 K1 J0 K0 C 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 d d d d d d * 5）作电路图 * 6）检查自启动能力 由状态方程可得： ∴电路具有自启动能力。 7）完整状态图 * * * * * * * 例3：设计一个串行数据检测器，要求连续输入三个或三个以上1时输出为1，否则为0。 X--输入数据，Y--输出（检测结果） 解：1）设定状态，画出原始状态图 S0—没收到1， S1—输入一个1， S2—连续输入两个1， S3—连续输入三个