SR触发器原理.pptVIP

1.电路结构及逻辑符号 置0维持线 置1维持线 ①－置0阻塞线； ②－置1维持线； ③－置1阻塞线； ④－置0维持线。 逻辑符号表示 1D 1C Q D CP 2.工作原理 　　CP＝0时，门3、门4被封锁，Q3＝1、Q4＝1，基本SR触发器保持原状态，即 　　　　　　　Qn+1＝Qn 　　CP＝1时，若D＝1，则门6导通，Q6＝0；门5截止，Q5＝1。门4截止，Q4＝1，门3导通，Q3＝0，且Q3反馈至门4及门5输入端，使得门4、门5的输出端均为Q4＝Q5＝1。 　由于门3的输出Q3＝0，门1截止，输出Q＝1，门3的两条反馈线使得该电路1态，阻止该电路牌0态。 　若D＝0，则门6截止，门5导通，Q6＝1，Q5＝0。则Q4＝0，Q3＝1，Q＝0，门4的输出反馈至门6的输入端，门6截止，此时D外部激励变化不能改变门6的状态，使电路牌逻辑0态。 　在反馈线的作用下，逻辑电路能够防止空翻现象发生。 　维持阻塞型D触发器也称边沿D触发器。　 　3.维持阻塞D触发器的激励表 三、边沿触发器 　　边沿触发器是利用电路内部速度差来克服空翻现象的时钟触发器。 　　边沿触发器的触发方式是边沿触发，一般多采用下降沿触发方式，即仅在CP下降沿时刻接收控制输入信号并改变状态。 　　对边沿触发器，不要求掌握其内部结构和工作原理，只要求掌握其边沿触发方式的特点。现举例说明其工作情况： 【例2】一个下降沿触发的JK功能边沿触发器，其初态为“0”，在已知CP、J、K波形的作用下，试画出其输出Q、　的波形。 　　Q、　的波形画法如下： 　第1个脉冲下跳沿时，因为J＝1、K＝0，Qn+1＝1，因此JK触发器会由“0”变“1”，其输出Q由0→1。 　第2个脉冲下跳沿时，因为J＝0、K＝1，Qn+1＝0，因此JK触发器由“1”变“0”，其输出Q，由1→0。 　第3个脉冲下跳沿时，因为J＝K＝1，Qn+1＝　　＝1，因此JK触发器由“0”变“1”，输出Q由0→1。 　第4个脉冲下跳沿时，因为J＝K＝0，Qn+1＝Qn＝1，因此JK触发器维持“1”状态不变，其输出Q、　也保持原先的1、0状态。 四、主从触发器 　主从触发器具有“主从结构”，并以“双拍工作”方式工作，以其主从触发方式克服空翻现象。　 （一）主从JK触发器 1.电路结构及逻辑符号 主触发器 从触发器 2.工作原理 　　当脉冲CP＝1时，门7、门8被打开，而门3、门4被封锁，此时主触发器按照输入信号J、K的状态翻转，而从触发器则保持原状态不变。 　　当CP由1回0时，门7、门8被封锁，因而在CP＝0的整个时间段内，主触发器的状态不会改变。与此同时，门3、门4被打开，从触发器就按照与主触发器相同的翻转。使触发器在CP的一个变化周期中，其输出状态只改变一次，从而有效地克服了空翻现象。 综上分析工作原理分两步完成： 　（1）在CP＝1时，主触发器接收信号，而从触发器状态不变。 　（2）在CP的下降沿，将主触发器的状态传送给从触发器，使得 　 特性方程 　并在CP＝0期间保持不变，此时主触发器不接收信号。 　这样就保证了整个时钟周期内，从触发器只能在CP由1→0这一瞬间发生一次状态变化。 3.主从JK触发器状态表 由状态表可归纳如下： 　JK＝00　状态不变 　JK不同　与J相同 　JK＝11　次态取非 4.波形图 * 第六章　触发器 【本章主要讲授内容】 　　1.触发器的性质与分类； 　　2.触发器的功能； 　　3.触发器的结构和触发方式； 　　4.触发器的时间参数。 【本章重点、难点内容】 　　1.重点：各种逻辑功能的触发器及其应用 　　2.难点：触发器的应用 概述 　　时序逻辑电路与组合逻辑电路的不同之处在于，它的输出不仅与当前的输入有关，而且还与前一时刻的电路状态有关。因此，时序逻辑电路需要对前一时刻的状态进行记忆，完成记忆功能的部件称为存储单元。触发器就是时序逻辑电路中实现记忆功能的基本存储单元。 　本章主要介绍触发器的性质、功能和结构，触发器的触发方式，及常用的集成电路触发器。 第一节　触发器的性质与分类 一、触发器的基本性质 在数字系统中，常常需要记忆和存贮各种数据和信息，实现这些记忆和存贮的电路叫做双稳态触发器，简称触发器。 　双稳态触发器具有两个稳定的工作状态，即端Q＝1， ＝0是一种稳定的工作状态；Q＝0， ＝1是触发器的另一种稳定状态。 　如果没有信号的触发，触发器将永远保持原来的状态不变（不能断电）。利用触发器的这一特点，可以用来存贮和记忆信息。 一个触发器可以记忆和存贮一位二进制信息。触发器是一种最基本的记忆单元电路。它除了记忆和存贮单元外，也可以构成各种计数器。　 二、　基本RS触发器 　1.基本RS触发器电路组成和工作原理 　基本RS触发器由两个与非门交叉耦合组成。 符号 原