FPGA经典100问之<仿真 20问>.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA经典100问之<仿真 20问>

FPGA 经典100 问 之仿真 20 问 FPGA 是什么? FPGA 即现场可编程逻辑门阵列(英语:Field Programmable Gate Array, FPGA),是一个 含有可编辑元件的半导体设备,可供使用者现场程式化的逻辑门阵列元件。它是作为专用集 成电路(ASIC )领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原 有可编程器件门电路数有限的缺点。 现把历年来众多网友和专家联手打造的FPGA 经典100 问奉献给大家,包括HDL 28 问、 仿真20 问、设计实现31 问、下载验证16 问、入门与提高5 问。初学者必备! 1、感觉是quartus 9.0 不兼容nios ii 9.0?求助 一川烟雨 问: 求助,刚刚开始学 NIOS ,之前安装quartus9.0,使用一直很正常(用verilog 编写),现在 安装nios9.0,安装的目录就在quartus9.0 里面,每次打开Nios IDE 都会出现下面这个对话框, 是不是我那里安装问题啊 paradoxfx 答: 这不是缓存里的垃圾文件么,不像是nios 和quartus 冲突,倒像是qq 和nios 冲突;清理一 下垃圾文件,杀杀毒 参与更多回答与讨论 2、求助,ISE 的新建菜单怎么少了 _l_ 问: 各位高手,请问为什么我安装完ISE 12.1(System Edition)后,New source wizard 的菜单里只 有下面这面几项,其他文件类型没有了?安装时基本都是默认选择,能装的都装了。如下图: 1 www.EDNC dan_xb 答: 你装的是什么版本啊,为啥我的不是长这个样子的? paradoxfx 答: 楼主貌似安的时候选择的不是system edition 查看更多回答与讨论 3、求助,为什么quarus9.0 调用不了modelsim oyx925 问: 我跟着特权同学第七课设置分频器那个实验一步一步的做,到最后,启动仿真的时候,却出 现了 Error: Cant launch the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera software were not specified or the executables were not found at specified path 的错误,求解!谢谢! leftenvoy 答: 建议修复一下软件 试试 1075490268 答: 没有指示modelsim 的路径。 参与更多回答与讨论 4、debug-用verilog 编的PWM 程序 journy 问: 下面是用verilog 编的产生PWM 信号波的实验。利用8 个拨位开关输入,产生PWM 波,周 期为256ms 。例如当开关时,PWM 波128ms 处于状态1~~~128ms 处于状态0 。 以下是我的程序,语法上都已经通过,但是仿真结果是错的,可能是逻辑错误,但是始终找 不到错误,在此恳请各位高手指点! module PWM( input mclk, input [7:0]pulse_width, //the width of the pulse is determained by the swich 2 www.EDNC output pwm_out ); reg[31:0] count1; reg[31:0] count2; reg clk_1ms; reg OFF; reg[7:0] period; //fenpin 1ms always@(posedge mclk)

文档评论(0)

yan698698 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档