- 1、本文档共41页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
SDRAM接口学习
SDRAM接口讲解 SDRAM: Synchronous Dynamic Random Access Memory 同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写 DDR SDRAM:Double Data Rate SDRAM,是双倍速率同步动态随机存储器 目录 part1-SDRAM内存模组结构 part2-SDRAM芯片内部结构 Part3-SDRAM芯片外部结构 part4-SDRAM内部操作与工作时序 part5-SDRAM性能优化 part6-备注 Part7 -参考资料 Part 1 SDRAM内存模组结构 P-Bank(Physical Bank) 内存总线等同于CPU数据总线的位宽。单位为Bit,简称P- Bank。 注意: P- Bank是SDRAM及以前传统内存特有的概念 芯片位宽:在SDRAM中,单个芯片的位宽即每个传输周期能提供的数据量(仅对SDRAM有效)=一个存储单元位宽 单个芯片的位宽一般都较小,所以为了组成P-Bank所需的位宽,就需要多颗芯片并联工作。 DIMM:Double In-line Memory Module,双列内存模组。 模组电路板与主板插槽的接口有两列引脚。DIMM是SDRAM集合形式的最终体现,每个DIMM至少包含一个P- Bank的芯片集合 Part 2 SDRAM芯片内部结构 逻辑Bank(Logical Bank):SDRAM芯片内部存储阵列 由于技术、成本、内存工作效率(具体见part5-SDRAM性能优化)三方面原因,一个芯片内部有多个L-ABNK,目前基本为四个(SDRAM规范中的最高L-Bank数量) 芯片位宽(SDRAM内存芯片传输一次的数据量):L-Bank存储阵列中一个存储单元的容量 芯片容量=行数×列数(得到一个L-Bank的存储单元数量)×L-Bank的数量×位宽(单位 bit) 模组容量:相同位宽下,不同芯片的组合会有不同的容量 Part 2 SDRAM芯片内部结构 Part3-SDRAM芯片外部结构 Part3-SDRAM芯片外部结构 Part3-SDRAM芯片外部结构 内存寻址步骤以及相关引脚:P-BANK(CS)-L-BANK(BA)-行(RAS、An、WE#)-列(CAS、An、WE#) part4-SDRAM内部操作与工作时序 part4-SDRAM内部操作与工作时序 芯片工作顺序:初始化-行有效-列读写 内存初始化: 模式寄存器设置(MRS,Mode Register Set)内存控制器(北桥芯片)在BIOS的控制下进行,寄存器的信息由地址线来提供。 part4-SDRAM内部操作与工作时序 行有效:CS/BAn/RAS信号同时发出 part4-SDRAM内部操作与工作时序 列读写:CAS与WE#同时发出。 在SDRAM中,行地址与列地址是共用的(地址复用),以CAS区分行列寻址(注:列寻址时,A10用作预充电命令) part4-SDRAM内部操作与工作时序 读写命令表(除自刷新Self Refresh)命令外,所有命令都是默认CKE有效) part4-SDRAM内部操作与工作时序 行选通:在发送列读写命令时,与行有效命令有一个间隔,这个间隔定义为tRCD(RAS to CAS Delay, RAS至CAS延迟)。这是根据芯片存储阵列电子元件响应时间(从一种状态到另一种状态变化的过程)制定。广义的tRCD以时钟周期( tCK,Clock Time)数为单位 part4-SDRAM内部操作与工作时序 读操作: 列地址确定后,存储单元确定 CL:CAS Latency,CAS 潜伏期。从 CAS 与读取命令发出到第一笔数据输出时间间隔 CL 只在读取时出现,所以 CL 又被称为读取潜伏期(RL,Read Latency)。单位为时钟周期数 part4-SDRAM内部操作与工作时序 part4-SDRAM内部操作与工作时序 写操作:写操作也在 tRCD 之后进行,但没有 CL(数据信号由控制端发出,输入时芯片无需做任何调校,只需直接传到数据输入寄存器中,然后由写入驱动器进行对存储电容的充电操作,因此数据可以与 CAS 同时发送 part4-SDRAM内部操作与工作时序 tWR:Write Recove
文档评论(0)