数字电子技术基础(Liu)-Chapter4-触发器剖析.pptVIP

状态图 ? 时序图 [例 4.3.1] 已知 CP、J、K 波形，画输出波形。 假设初始状态为 0。 CP J K 0 1 00/ 01/ 10 / 11 / 01 / 11 / 00/ 10/ 1 0 0 1 1 1 0 0 0 0 Q 0 1 0 0 1 1 * 4.5 触发器的综合应用--举例 一、触摸式密码电子锁电路 触摸式密码电子锁电路图 门锁结构示意图 * 二、8位抢答电路 * 【补充-认知】 触发器的电气特性 静态特性 一、CMOS 触发器 由于 CMOS 触发器的输入、输出以 CMOS反相器 作为缓冲级，故特性与 CMOS 反相器相同，不赘述。 二、TTL 触发器 与 TTL 反相器相同，不赘述。 *动态特性 一、输入信号的建立时间和保持时间 1. 建立时间 tset 指要求触发器输入信号 先于 CP 信号的时间。 2. 保持时间 th 指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。 边沿 D 触发器的 tset 和 th 均在 10 ns 左右。 CP D 0 1 0 1 0 1 ≥ ≥ ≥ ≥ * 二、时钟触发器的传输延迟时间 指从 CP 触发沿到达开始，到输出端 Q、Q 完成状态改变所经历的时间。 1. tPHL 为输出端由高电平变为低电平的传输延迟时间。 TTL 边沿 D 触发器7474， tPHL ≥ 40 ns。 2. tPLH 为输出端由低电平变为高电平的传输延迟时间。 7474， ≤ 25 ns。 三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。 7474， fmax ≥ 15 MHz。 * 触发器的选择和使用 各种触发器具有不同的逻辑功能，即使功能相同，不同系列的触发器在结构、性能等方面也有差异，在使用中注意处理好一些实际问题，综述如下： 基本RS触发器及其性质是触发器电路的基础。同步RS触发器，在基本RS触发器的基础上加入时钟脉冲，缺点是有空翻现象。实用的集成时钟触发器分为主从型、边沿型和主从边沿型。 同步触发器有空翻现象，只能用在脉冲高或低有效电平作用期间输入信号不变的场合。 * 【掌握】 边沿触发方式分上升、下降沿触发，无空翻，抗干扰能力强，但使用这种触发器时，对时钟脉冲的边沿要求严格。时间不能长，防止电路无法正常工作。 主从触发器也无空翻，但采取双拍工作方式，主触发器可能误动作，抗干扰能力依然较弱， 由于电路实际上存在延迟时间，所以 ，时钟输入和信号输入在作用时间上应当很好配合，否则就不能可靠地工作。要求信号输入在CP 有效作用沿前、后各有一段时间保持不变。 在选用时根据需要从速度、功耗、功能、触发方式等方面考虑。 设置直接置0、置1为使用触发器提供了方便。 * 本章小结 触发器构成数字系统的基本逻辑单元，具有记忆功能，用于构成时序逻辑电路。 触发器有两个基本特性：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。 * 【掌握】 是指不允许将R和S同时取为1，所以称为约束条件。 （3）状态转换图 将触发器两个稳态0和1用两个圆圈表示，用箭头表示由现态到次态的转换方向，在箭头旁边用文字符号及其相应信号表示实现转换所必备的输入条件，这种图称为状态转换图。 (2)卡诺图与特性方程 （约束条件） 将 作为输出变量,把S、R和 作为输入变量填入卡诺图，经化简得特性方程 * 【理解并掌握】 * 0 1 0 1 0 0 0 1 1 1 1 （2）当同步RS触发器接成计数状态时，容易发生空翻。 设Q=0，当CP=1脉冲到来时，G4输出0，G2输出1，Q由0变为1。如果CP=1继续保持，G3输出0，引起 由0变以1，而Q由1变以0。此时出现空翻。 * 1. 特性表： CP R S Q n Q n+1 注 0 ? ? ? Q n 保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 不用 不用 保持 置1 置0 失效 2. 特性方程: 约束条件 CP = 1期间有效 3.