2[1].38088外部特性及时序.ppt

复习：8088CPU结构特点 内部结构 是16位的 （内部寄存器、运算部件、内部操作按 16位设计） 外部数据总线8条，能处理16位数据，也能处理8位数据；（具有16位运算指令，包括×、÷指令） 汇编语言与8080/8085兼容，能执行整套8080/8085的指令。增加了许多16位操作指令 20条地址总线，可寻址220 = 1M个内存单元； 40条引线封装 寄存器与存储器的比较 寄存器 存储器 在CPU内部 在CPU外部 访问速度快 访问速度慢 容量小，成本高 容量大，成本低 用名字表示 用地址表示 没有地址 地址可用各种方式形成 2.3 8088的总线时序 CPU在时钟信号的控制下工作。 时钟信号是按一定电压幅度、一定时间间隔发出的脉冲信号. CPU所有的操作都以时钟信号为基准:CPU 按严格的时间标准发出地址、控制信号，M、接口也按严格的时间标准送出或接受数据. 这个时间标准就是由时钟信号确定。 2.3 8088的总线时序（续1） 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、存储器写、 I/O读操作、 I/O写操作 中断响应操作，总线请求及响应操作 描述总线操作的微处理器时序有三级： 指令周期 → 总线周期 → 时钟周期 2.3 8088的总线时序（续2） 指令周期是指执行一条指令所需要的时间。 若干总线周期组成一个指令周期。 2.3 8088的总线时序（续3） 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 2.3 8088的总线时序（续4） 总线操作中如何实现时序同步是关键 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和M） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作 2.4 8088 的引脚信号及功能 外部特性表现在其引脚信号上，学习时请特别关注以下几个方面： 引脚的功能 信号的流向 有效电平 三态能力 1. 8088的两种工作模式 两种模式构成两种不同规模的应用系统 最小模式 构成小规模的应用系统——单处理器系统 8088本身提供所有的系统总线信号 最大模式 构成较大规模的应用系统——多处理器系统，例如可以接入数值协处理器8087 控制信号较多，8088和总线控制器8288共同形成系统总线信号 1. 8088的两种模式（续） 两种模式利用MN/MX*引脚区别 MN/MX*接高电平为最小模式 MN/MX*接低电平为最大模式 硬件决定工作方式 两种模式下的内部操作并没有区别 本书以最小模式展开基本原理 IBM PC/XT采用最大模式 8088的引脚图 2. 最小模式的引脚信号 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚 1. 数据和地址引脚 AD7～AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7～A0 其他时间用于传送8位数据D7～D0 1. 数据和地址引脚（续1） A15～A8（Address） 中间8位地址引脚，输出、三态 这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15～A8 1. 数据和地址引脚（续2） A19/S6～A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16 在访问外设的第一个时钟周期全部输出低电平无效 2. 读写控制引脚 ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来 2. 读写控制引脚（续1） IO/M*（Input and Output/Memory） I/O或存储器访问，输出、三态 该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15～A0提供16位I/O口地址 该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19～A0提供20位存储器地址 2. 读写控制引脚（续2） WR*（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口 RD*（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口读入