5高速PCB设计-sipart5.ppt

Signal Integrity 、EMC High Speed PCB Design Part3 PCB的信号完整性分析 第3部分 PCB的信号完整性设计 PCB的信号波形完整性设计 信号完整性问题----反射 阻抗匹配 关键长度 布线 单端传输线 信号线差分对 端接技术 串联 并联 戴维南 AC 二极管 信号完整性问题----串扰 共模和差模 布线层的安排 互连和I/O 信号完整性分析模型 第3部分 PCB的信号完整性设计 PCB的信号时序完整性设计 两种常见的时序模型及其时序裕量的计算方法 几种变型的源同步时序电路及其时序裕量的计算方法 仿真在时序设计中的作用 PCB的电源完整性设计 电源完整性问题 同步开关噪声 电源分配设计 PCB回流设计 PCB的电源完整性设计 电源完整性问题 概述 电源系统波动原因 同步开关噪声 芯片内开关噪声及抑制方法 芯片外开关噪声（地弹）及抑制办法 电源分配设计 PCB的回流设计 回流类型 分割电源平面与EMI仿真 电源完整性问题 电源完整性（PI）是指系统运行过程中电源的波动情况，或者说电源波形的质量。 背景 开关器件数目不断增加，芯片工作电压不断减小，电源的波动会给系统带来致命的影响。 信号速度加快，电源线因耦合电感而承受不小的压降。 PI质量也直接影响最终PCB的信号完整性和EMC。 电源波动的原因及分类 器件高速开关状态下，瞬态的交变电流过大：同步开关噪声（SSN）或Δi噪声，地弹也可归为此类 电路回路上存在的电感：非理想电源阻抗影响（包括电源内阻） 谐振及边缘效应 PI问题：电源、地问题 同步开关噪声SSN的起因 减小SSN的措施 芯片设计时要考虑信号/电源/地的数量比，参考值为4:1:1 FPGA设计时可参考 做好芯片的封装设计，特别是处理好芯片内的电源、地，电源和地的引脚引线要尽量短 电源和地应平均分布，并尽量靠近 芯片内最好有耦合电容，单板上也要有合理的滤波方案。 使用电源平面和地平面，并让电源平面和地平面尽量相互靠近 尽量选择弱输出驱动能力的驱动器 连接器的收发信号分开 DCA（Direct Chip Attach,芯片直接贴装）技术 电源分配系统设计 电源分配系统，其作用是给系统内的所有器件足够的电源，这些器件不但需要足够的功率消耗，同时对电源的平稳性也有一定的要求 电源之所以波动，就是因为实际的电源平面总是存在阻抗，这样在瞬间电流通过时，就会产生一定的电压降和电压摆动，故需要对电源的阻抗进行控制： 采用电阻率低的材料，如铜 采用较厚、较粗的电源线，并尽可能减少长度 尽量降低接触电阻 尽量减小电源内阻 电源尽量靠近地 合理使用去耦电容 电源分配系统设计 电源线的合理布局 设计高速PCB板的关键之一就是要尽可能的减小由于线路阻抗引起的压降和高频电磁场转换而引入的各种噪声。通常用两种方法来解决上述问题。 电源总线技术(POWER BUS) 采用一个单独的电源层进行供电 电源层在很大程度上缓解了压降和噪声的问题 电源线的合理布局 采用电源总线技术，各个元器件悬挂在电源总线上，所以又称之为悬挂式总线 电源总线的宽度通常比普通的信号线要宽，采用总线技术后，虽然可以减小压降和和噪声的问题，但它们仍然存在。 假设电源电压为3.3V，OA，AB，BC，CD，BE，AF各段导线的电阻为0.05Ω，PCB板上的每个元器件的扇出或吸入电流为200mA 则IOA=2.6A，IAB=1.6A，IBC=ICD=0.8A 最后元件9上的电压为：??? 3.3-2.6×0.05-1.6×0.05-0.8×0.05 =3.01V 电源线的合理布局 对电源总线技术进行改进，如图所示，称为电源总线网络法，即让电源总线相互交叉，而把对噪声和压降敏感的元件放在电源线网络的交叉点上，使得每一个元件同时属于几个不同的回路 两种电源总线技术的对比 电源分配系统设计 阻抗对于电源分配系统的影响 理想的电源的阻抗是0，这样可以保证电源端的电压和负载端的电压一致 但实际的电源，它具有一定的阻抗，分别以电阻、电感、电容的形式表示，因此噪声将叠加在电源上。 设计的目标就是尽可能减小电源分配网络的阻抗，同时尽量滤除噪声。 减小电源分配网络的阻抗的方法：尽量使用电源平面，设计好叠层等 电源分配系统设计 电源层的分配和分割 电源层分配原则：和地层相邻原则，通流能力原则，重要电压优先原则 电源层分割原则：考虑到不影响重要信号的阻抗，回流；考虑到强干扰信号（时钟）的干扰问题 地的分割原则 任何一根信号线中的电流都要通过和它临近的地平面回到驱动端，所以进行地的分割的时候要避免割断高速信号的回流路径 电源分配系统设计 电路噪声的滤波 滤除噪声的有效方法是使用滤波电容，一般而言，可以放置一个1