- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
南理工eda2实验报告精选
EDA(II)实验报告-------多功能数字钟设计院系:电子工程与光电技术学院学号:914104210433姓名:吴克钊指导老师:蒋立平日期:2016.11.21—11.25摘要此设计是用quartusⅡ软件设计的一个多功能数字钟,实现24小时计时,且有星期显示,校时校分星期,清零,保持,整点报时和闹钟功能。最后下载到fpga中进行调试验证确保设计的正确性。关键字:QuartusⅡ,多功能数字钟,星期显示,闹钟,秒表目 录1、设计要求说明……………………………………………………………32、设计要求…………………………………………………………………33、子模块设计原理…………………………………………………………31.脉冲产生电路…………………………………………………………32.基本计时电路…………………………………………………………63.译码显示电路…………………………………………………………84.消颤电路组……………………………………………………………95.校分电路………………………………………………………………106.校时电路………………………………………………………………107.校星期电路……………………………………………………………118.保持电路………………………………………………………………129.报时电路………………………………………………………………124、附加电路的设计…………………………………………………………141.闹钟的设计……………………………………………………………142.显示复用………………………………………………………………173.多功能数字钟的整体电路图…………………………………………185、调试,仿真,编程下载…………………………………………………186、实验感想…………………………………………………………………187、参考文献…………………………………………………………………191、设计要求说明设计一个数字钟,可以完成00:00:00到23:59:59的计时功能,并在控制电路的作用下具有保持、清零、快速校时、快速校分、快速校星期、整点报时、闹钟、显示星期功能。2、设计要求2.1能有正常的计时功能。2.2共7个数码管显示时分秒星期。2.3开关分配(k3,k4复用)(k1:0时正常工作,1时保持)(k2:0时正常工作,1时清零)k6=0:(k3:0时正常工作,1时闹钟校分)(k4:0时正常工作,1时闹钟校时)K6=1;(k3:0时正常工作,1时计时校分)(k4:0时正常工作,1时计时校时)(k5:0时正常工作,1时校星期)(k6:0时显示闹钟模式,1时显示计时模式)2.4整点报时功能(当时钟计到59’53”时开始报时,在59’53”, 59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz);2.5闹钟功能在K6=0的闹钟模式下,可以对闹钟进行定分、定时,当计时到定下的时间时,蜂鸣器响起,并且报时持续一分钟的时间。3、子模块设计原理3.1脉冲发生电路3.1.1二分频电路由D触发器组成的二分频电路。仿真波形:3.1.2十二分频电路74163为模16计数器,当QD-QA为1011时计数器清零。此时即为十二分频电路。仿真波形:3.1.3十分频电路74160为模10计数器正常计数下最高位QD输出为10分频信号。仿真波形:3.1.4千分频电路总封装图:3.2基本计时电路计时电路由两个模60,一个模24和一个模7计数器及相应门电路组成,两个模60分别为秒和分计数器,模24为小时计数器,模7为星期计数器。3.2.1模60计数器模60计数器由两个74160十进制计数器组成。当秒个位(分个位)输出为1001且使能端ENT为高电平时,RCO=1,此时秒十位(分十位)的74160在时钟到来时计数,通过同步置数的方式清零。当使能端en和低位输出l[0]和l[3]和高位输出h[0]和h[2]都为高电平时置数信号LDN前为低电平,因此可以保证在59秒(分)时产生置数信号并在下一个时钟上升沿到来时同步置零。仿真波形:3.2.2模24计数器模24计数器由两个74160十进制计数器组成,时个位的进位RCO接到时十位的两个使能端,只有当时个位l[0],l[1],时十位h[1]和分个位的使能信号en1都为高电平时才产生置零信号,这样保证了在23小时59分59秒才会置零。仿真波形:3.2.3模7计数器为了实现星期一到星期“日”的计数,74160采用了同步置数的方式进行复位,循环的状态为0000,0001,0010,0011,0100,0101,0110。实现星期输出0001,0010,0011,0100,0101,0110,0111。状态输出Q3,Q2,Q1,Q0要输入全加器,通过全加器加上0001,
文档评论(0)