VHDL语言的基本结构.pdf

第2章VHDL语言的基本结构 VHDL语言程序的一般结构包 括： 实体(ENTITY) 可分别编译 构造体(ARCHITECTURE) 配置(CONFIGURATION) 包集合(PACKAGE) 已编译提供共享 库(LIBRARY) 1 第2章VHDL语言的基本结构 库、包集合 或程序包 ( ) 实体（ENTITY ） 结构体1 （ARCHITECTURE ） 进程 设计实体 或其它并行结构 结构体n （ARCHITECTURE ） 进程 或其它并行结构 配置（CONFIGURATION ） VHDL程序设计实体的一般结构 2 第2章VHDL语言的基本结构 主要内容 2.1 VHDL语言设计的基本单元及其构成 2.2 VHDL语言构造体的子结构描述 2.3 包集合、库及配置 3 2.1 VHDL语言设计的基本单元及其构成 【实例2-0 】：二选一数据选择器 1。实体说明 1）实体语句结构 ENTITY 实体名 IS [GENERIC(类属表);] [PORT(端口表);] END ENTITY 实体名 2 ）类属参数说明 GENERIC([常数名：数据类型[：设定值] {;常数名：数据类型[：设定值]} ； 4 2.1 VHDL语言设计的基本单元及其构成 3 ）端口说明 PORT(端口名{,端口名}:方向 数据类型； 是对设计实体与外部接口 ┇ 的描述，即对元件引脚、 端口名{,端口名}:方向 数据类型); 数据类型和I/O方向的描述 1端口名 是为每一个外部引脚所取的名字 IN——输入，只读模式 OUT——输出，单向赋值模式 2端口方向 INOUT——双向，可读可写 BUFFER——具有读出功能的输出模式,可读写,只能有一个驱动源 IN OUT BUFFER INOUT