智能仪表课件第三章.ppt

第三章 过程输入/输出通道设计 华东理工大学信息学院自动化系 输入电路之六：由D/A芯片实现A/D转换电路。 单片机先输出一个二进制数，通过D/A转换后得到一个模拟量VR，然后与Vx相比较，如果比较器输出的逻辑电平为0，则表明VR大于Vx；反之，如果比较器输出的逻辑电平为1，则表明VR小于Vx。 P1.0 P0.0~ 0.7 P3.6 P2.7 80C51 D/A D0~ D7 RFB WR IOUT1 IOUT2 CS – + + – 模拟量输入 VX VR 比较器 编制调试程序时需要设置以下寄存器： 输出值寄存器R0（初值为00H） 暂存寄存器R2 位寄存器R1（初值为80H ） 程序如下： MOV DPTR, #7FFFH MOV R0, #00H MOV R1,#80H MOV R2, R0 MOV A , R0 ADD A, R1 MOV R0, A MOVX @DPTR, A NOP JB P1.0, NEXT MOV R0, R2 MOV A, R1 RRA MOV R1, A CJNE R1,#80H, LOOP MOV A, R0 RET LOOP: NEXT: 如果比较器输出的逻辑电平为0，则表明VR大于Vx；反之，如果比较器输出的逻辑电平为1，则表明VR小于Vx。 位寄存器循环右移1位 AD7710及接口电路 Σ-Δ电路结构已占据16位以上分辨率的通用ADC市场 与8051接口 AD7710 串行两通道ADC，分辨率达24位，转换速度高于积分型 以串行方式输出数字测量结果，并可以用串行的方式 往其控制寄存器里写控制字 8051的串行口采用工作方式0(移位寄存器方式)， TXD产生时钟脉冲，经过反相作为AD7710的外部时钟 AD7710工作在外部时钟同步方式。 在转换工作时，∑-△调制器不断地对模拟输入信号采样，将模拟输入电压转换为数字脉冲序列，这个脉冲序列的占空比与模拟输入信号的幅度有关。数字滤波器对∑-△调制器的输出信号进行滤波，滤波器输出作为转换结果并以固定的速率刷新输出寄存器。由于∑-△转换器连续不断地转换，以固定的速率刷新输出寄存器，因此不需要转换启动命令。 SDATA为串行数据的输出/输入端； 引脚介绍： MCLKIN与MCLKOUT为主时钟频率的连接端，可接晶振，也可外接Cmos兼容时钟，输入时钟频率一般为10MHz DRDY引脚为A/D转换完成端，低电平有效； A0为寄存器地址选择，A0置低时选控制寄存器，置高时选 数据或自校准寄存器； 当MODE=0，外时钟方式，SCLK为输入，该输入串行时钟可作为传输所有数据的连续时钟 SCLK为串行时钟输入/输出端 ，取决于MODE针的信号，MODE=1，内时钟方式，串行时钟输出，RFS或TFS变为低时，SCLK被激活，当RFS或TFS变为高，或者当该装置完成一个字的输出时，SCLK变为高。 MODE选择数据传输的时钟方式(外时钟(0)或内时钟(1)) AIN1+、AIN1-、AIN2+、AIN2-分别为两路信号的输入端； Iout用于接热电偶参比端温度补偿的 SYNC脚为数字滤波器复位端，用于多个7710滤波器同步的 REFOUT为参考电压(2.5V)输出端，REFIN(-)和REFIN(+) 为外加参考电压输入端 RFS为输入帧同步端，内时钟方式，该信号变为低后，SCLK和SDATA线同时被激活；外时钟方式，SDATA被激活 TFS为输出帧同步端；内时钟方式，该信号变为低后，串行时钟被激活；外时钟方式，数据的第一个bit被写入该部分之前，该端必须变为低 AD7710的引脚图 A0：地址输入。 A0为低，对控制寄存器进行读写操作； A0为高，对数据寄存器或校准寄存器进行操作。 AD7710 输出时序(外部时钟方式，输出数据读操作) 前图：（外部时钟方式）表明了从AD7710读数据的操作过程，在数据传输过程期间RFS保持低电平，DRDY为低，RFS也保持为低。输入时钟SCLK信号在数据的读、写操作期间为低电平。RFS为低时，从串行数据线上读取数据MSB。其它后面所有的数据在串行时钟的下降沿和下一个上升沿之间有效。SCLK的倒数第二个下降沿将LSB锁住，最后一个下降沿将DRDY复位