数字电子技术基础(第三版周良权)4.ppt

触发器的分类方法有三种： 按有无动作的统一时间节拍（时钟脉冲）来分:有基本触发器（无时钟触发器）和时钟触发器。 按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。 按逻辑功能来分:有 RS 触发器、D 触发器、JK 触发器、T 触发器、T’触发器。 同步 RS 触发器 1、电路组成及逻辑符号 它是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成，如图所示。 同步 D 触发器 1、维持阻塞边沿D触发器 2、工作原理和逻辑功能分析 （1）异步复位和置位功能 无论CP处于何种状态 SD=1，RD=0 SD=0，RD=1 只有RD=SD=0时，才能使CP、D产生逻辑功能。 两个输出端和SD、RD构成或非门基本RS触发器。 （2）D和CP的触发作用 分析RD=SD=0时，D触发器的工作情况。 CP=0 时，C=0，TG1、TG4导通，TG2、TG3截止，主、从触发器之间由TG3隔离，使信号锁存于主触发器；从触发器通过TG4闭环反馈自锁，保持原来Q的状态。 RD=SD=0 时， CP=1时，C=1，TG1、TG4截止，TG2、TG3导通，输入通道被封锁，主触发器通过TG2保持CP上升沿到来前的一瞬间所接收的D信号，而从触发器Q的状态根据Z1的状态变化而变化。 它具有边沿触发器的特性，故称为主从型边沿D触发器。 主从触发器由互补的时钟脉冲分别控制两部分。 3、D触发器逻辑功能的表示 D触发器具有置0，置1的功能。 特性方程 当CP上升沿触发 不动作 保持初态Qn 0 1 0 1 × 0 置1 与D同状态 1 1 0 1 1 1 1 置0 与D同状态 0 0 0 1 0 0 1 功能说明 次 态 初 态 输 入 D 时钟信号 CP D触发器的真值表和状态转换图 4.3 时钟脉冲边沿触发的触发器 电路结构和逻辑符号 各组成部分的功能 输入端D, 为异步置位端， 为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。 SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出0， ，Q保持不变。 SD=RD=1，D=0，CP=1时，G4输出为0， ，G6不变，G3，G5组成的基本RS触发器输入全为1，输出保持不变， 。G1、G2组成的RS触发器置0。 D=0时 维持阻塞D触发器工作原理 SD=RD=1，D=1，CP=0时，G3、G4输出1，G6输出0，G5输出1。 SD=RD=1，D=1，CP=1时，G3输出0，Q置1。 线1、2的作用保证D=0时，在CP上升沿瞬间使触发器置0。线3、4的作用保证D=1时，在CP上升沿瞬间使触发器置1。这样的触发器具有抗干扰能力、工作稳定可靠。 2、主从型CMOS边沿D触发器 电路结构和逻辑符号 例 已知维持阻塞边沿D触发器输入CP和D信号的波形（已知 ），如图所示，试画出输出端Q和 的波形。 集 成 触 发 器 * 数字电子技术 集 成 触 发 器 基本RS触发器 第4章 集成触发器 触发器应用举例 同步触发器 时钟脉冲边沿触发的触发器 T触发器和T’触发器 本章教学基本要求 要知道：触发器的工作特点、基本RS触发器功能，同步触发器特点，脉冲边沿触发器工作特点，T和T’触发器的功能。 会画出：与非门、或非门组成基本RS触发器的电路及逻辑符号图，上升边沿触发的D触发器、下边沿触发的JK触发器和逻辑符号图及其输出波形图，用JK和D触发器构成T’触发器的连线图。 会写出：RS触发器、D触发器、JK触发器的状态方程式。 会背出：JK触发器的输出Q的次态在CP下降沿作用下与输入JK状态的关系。 会使用：集成触发器直接置位、复位端SD、RD和 的状态在各种情况下的设置方法。 SD、RD 概 述 在数字电路系统中，经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。 时序逻辑电路的特点是：输出状态不仅取决于当时的输入信号状态，而且还与原输出状态有关。 电路结构上存在反馈，使时序逻辑电路具有记忆功能，即在输入信号作用撤消后，能保持在输入信号作用时所具有的输出状态。 有两个稳定状态(简称稳态):用来表示逻辑 0