单片机与CPLD的接口设计.pdf

湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com 单片机与复杂可编程CPLD 器件的接口设计 一、基于总线结构的接口设计 单片机与CPLD 之间的三总线结构，如下图所示： 双向数据总线 MCU 单片机 单向控制总线 CPLD 单向地址总线 二、实际电路连接 双向数据总线即单片机P0 口，该P0 口同CPLD 的IO 口之间通过100 欧电阻匹配连接，解决 电路设计不合理时带来的实验板安全问题。 单向控制总线包括读写控制输出Rd 和Wr ，地址锁存信号ALE （AddressLockEnable ）。 单向地址总线选择了16 位地址最高位P27 ，以便单片机系统实现统一编址。 CPLD MCU P0[7..0] 一般IO 单片机 Rd,Wr,ALE STC89C51 全局Input P27 第 1 页 共 6 页 湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com 三、地址锁存，译码与统一编址 单片机低8bit 地址锁存，同样采用ALE 信号加地址锁存器74373 模式 电路图： 地址译码： 第 2 页 共 6 页 湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com 编址： 驱动对象 电路设计 无关位为“x ” 16’b 1xxx-xxxx-xxx0-1010 典型地址：（x = 1 ）0xffea LCD 使能 （x = 0 ）0x800a 12864-YA 16’b 1xxx-xxxx-xxx0-1011 1602-YB 典型地址：（x = 1 ）0xffeb （x = 0 ）0x800b 数码管显示缓 16’b 1xxx-xxxx-xxx0-1100 冲寄存器1 典型地址：0xffec,0x800c YD 数码管显示缓