现代计算机组成原理系统.pdf

现代计算机组成原理实验设备 1、型号 GW48-CP+ (基本配置参考“EDA实验开发系统”的GW48-PK3 主系统) 配置与功能说明： 该实验系统（功能结构参考了美国Stanford大学计算机系同类实验系统）代表了全新的计算机组成 原理实验理念，为实验者提供了现代计算机组成原理的学习平台，彻底克服了传统组成原理实验项目与 实际 CPU 设计技术完全脱钩，学用脱节，甚至误导的缺陷。让学生有机会接触到最新的计算机组成与设 计方面的知识，使学习与工程实际相结合，同时也与国际上大多数高校的计算机组成原理课实验接轨。 目前在国内仍普遍流行的计算机组成原理的实验模式，在10年前的大多数美国大学和欧洲的大学中 就已淘汰！如斯坦福大学计算机系完全使用 EDA 技术完成所有相关实验。目前国内许多重点大学都已采 用单片大规模FPGA来实现计算机组成原理的实验，如清华大学、复旦大学软件学院、武汉大学、哈工大 等。 软硬件配置、功能与特点： 1）配套教材：科学出版社的《现代计算机组成原理》，已被评为普通高等教育“十一五”国家级规 划教材。 2）含Cyclone FPGA，32万门（按Xilinx Spartum3 FPGA计算方式），端口资源全开放；含用于系 统时钟的可配置方式倍频/分频锁相环，可用于对外部时钟进行各种形式的分频和倍频，使用方便；嵌 入式系统块 M4K、POF 文件实时解压等；基于该硬件平台，并结合 QuartusII 软件平台，能使用嵌入式 逻辑分析仪SignalTapII、在系统嵌入式RAM/ROM 读写编辑（In-System Memory Content Editor）、嵌 入式锁相环PLL 等，这些工具和功能模块对计算机组成原理模块的单片实现、CPU 硬件设计、软件调试 和计算机系统开发实验十分有用； 此大规模单片FPGA内可实现计算机组成原理中的所有实验与设计项目，如：8位普通复杂指令CPU 设计、16位精简指令CPU设计、计算机体系结构实验与设计、单片机IP核实现、32位Nios或NiosII 嵌入式系统设计。 3）在QuartusII和 SOPC Builder 的支持下，该系统可设计和运行32位Nios和NiosII两类软核 嵌入式系统； 4）经典全功能 8051/89C51单片机IP核；VQM 原码文件，可编译，含驱动液晶屏实例。 5）含USB-Blaster JTAG编程下载器；含用于FPGA掉电保护配置器件EPCS1/4，Flash结构，10万 次重复编程次数，且可兼作软核嵌入式系统数据存储器（须加入串行总线），ByteblastII专用配置编程 器在系统（isp）编程； 6）USB2.0 接口。可实现PC机与FPGA 直接通信，或与FPGA中的Nios 嵌入系统通信； 7）FPGA/CPLD 与单片机联合开发功能块，使单片机与FPGA 联合实验开发成为可能，特别适合于复 杂电子设计，及创新型项目开发和电子设计竞赛培训，同时实验系统含对单片机的isp编程下载开发模 块； 8）编程调试模块中集成了ByteblasterMV和ByteblasterII两类编程下载器，前者可对FPGA/CPLD 及isp 单片机编程下载及Nios 软件调试，后者对QuartusII 兼容良好。NiosII 软件调试， 或SOF文件下载； 9）PS2键盘、PS/2 鼠标两个接口、VGA接口、含过载保护的开关电源； 10）+/-12、5、3.3、2.5V、1.8/1.5V混合电压源； 11）0.5Hz-50MHz 多输出口的标准时钟源； 12）FPGA/CPLD万能接插口（可接插来自不同FPGA器件公司的不同封装、不同工作电压、不同逻辑 规模、引脚数、不同规格的FPGA/CPLD 器件适宜配板，十分有利于二次开发和宽范围科研开发； 1 13）含Multi-task Reconfiguration 电路结构。 14） 8数码管和32键控制； 良好电磁兼容性的SX8200-J 高速高密主板； 本实验系统可完成如下5大实验功能类： 一、经典EDA类 如：移位相加硬件乘法器设计、采用流水线技术设计高速数字相关器、线性反馈移位寄存器设计