FPGA流水灯实验.pdfVIP

FPGA 流水灯实验 花了几天通过流水灯实验把学习的verilogHDL 的建模技巧总结 了一下。写一份总结，给自己制定一套规范，方便以后查看和解决问 题。 实现目标： 通过流水灯的实验实现了串行工作，流水线工作 （时间并行），并 行流水线工作 （空间并行）。串行工作是CPU 的工作方式，也就是一 个时间只能做一件事。通过verilogHDL 完全可以模仿这种工作方式， 也就是说通过 CPU 实现的算法和驱动程序完全可以转换成对应的 verilogHDL。并且结构化程序设计的思想（顺序，选择，循环）也可 以通过verilogHDL 实现。除了串行工作外，verilogHDL 还有CPU 很 难实现的流水线（时间并行）和并行处理（空间并行）的优势。当然 现在的多核CPU 通过多线程编程也可以实现并行处理，但实现相对比 较复杂。FPGA 只要逻辑资源足够多，理论上可以实现无限并行处理。 这也就是我最喜欢FPGA 的原因。只需要学习一种硬件描述语言， 编写的可综合模块可以在不同厂家的FPAG，ASIC 或CPLD 上实现。可 移植性强。可以不需要学习各种不同的单片机。和顺序处理最大的问 题，驱动不同模块一次只能处理一个模块，停下另外模块，导致实时 性不好。