电子电路数字钟实验报告.docx

电子电路课程设计总结报告（数字钟）项目名称：数字钟学院：机械工程学院专业：班级：姓名：穆明国指导老师：一、课程设计题目……………………………………3二、课程设计的设计任务和基本要求………………3三、课程设计题目分析 ……………………………3四、课程设计的电路设计部分 ……………………5五、课程设计的总电路图 …………………………9六、元器件的使用说明………………………………11 七、课程设计的心得体会……………………………15八、参考文献…………………………………………15一、课程设计题目: 数字钟二、课程设计任务和基本要求:1）设计数字钟电路（每人一组，独立完成）基本功能：准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为24进位,分和秒的计时要求为60进位；能快速校正时、分的时间。扩展功能：定点闹时功能，比如在7时59分发出闹时信号，持续时间为1分钟；整点报时功能，比如计时到整点时发出声音，且几点响几声。2）提交设计报告（书面形式）画出所设计电路的结构方框图；分析各部分的工作原理；所含集成电路的管脚和功能说明；通过Multisim 等软件对所设计电路进行仿真，提交仿真电路的原理图（电子版）。3）制作数字钟（两人一组共同完成）实现基本功能，给定统一的元器件，按照自己的设计方案在面包板上搭建实际电路，并达到设计要求。三、课程设计题目分析:☆ 设计要点●设计一个精确的秒脉冲信号产生电路●设计60进制、24进制计数器●设计译码显示电路●设计操作方面的校时电路●设计整点报时电路☆ 工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:各部件时钟振荡电路。555定时器与RC组成的多谐振荡器可以产生1kHz的方波信号，可以作为时间标准信号源。秒脉冲产生电路。分频器电路将1kHz的方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。计数电路。电子时钟分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可用数码管显示，所以要求二十四进制00100011计数，六十进制01100000计数，并且均为8421编码形式。校时校分电路。在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校对。译码驱动电路。译码驱动电路将计数器输出的8421码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。显示数码管。本设计选用LED七段数字显示数码管，检验选用四段数字显示。课程设计的电路设计部分:555振荡器555多谐振荡器产生1kHz。利用555和3个电阻、两个电容完成电路。其中Cf为刚干扰电容，设计电路前根据相关频率计算公式计算R1 R2 C的具体取值并通过示波器的显示来进行微调。公式如下：f=1/T=1.43/(R1+2*R2)*C仿真电路如下：分频器74LS160在级联使用时一定注意两个使能端EP、ET的设置，只有两个均为高电平才能计数，当第三级控制时一定是第一级和第二级一同控制第三级。如下图所示，第二级的EP、ET一同由第一级的RCO控制，第三级的EP由第二级的RCO控制，而ET由第一级的RCO控制，这样保障了第三级的进位是前两个芯片均计满益处时。60进制计数器由两片74LS290构成六十进制计数器，联接方式如下图，将一片74LS290作为个位（下图芯片1），另一片74LS290作为十位（下图芯片2）。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP0。下图电路即可作为秒计数器，也可作为分计数器:图4 60 进制计数器24进制计数器由两片74LS290构成的二十四进制计数器，连接图如下：将一片74LS290作为个位（下图芯片1），另一片作为十位（下图芯片2），当个位值是4，同时十位值是2的时候，两片同时清零。