【2017年整理】EDA技术实验指导书.doc

EDA技术实验指导书 福建农林大学计算机与信息学院 电子信息工程系《EDA技术》课程组 目 录 第一章 GW48 EDA实验开发系统的概要说明 1.1 GW48教学实验系统原理与使用介绍……………………………………………………………………………………..3 1.2　实验电路结构图说明………………… ………………………………………………………………………………….6 1.3实验电路结构图…………………………………………………………………………………………………………...8 1.4 GW48CK/PK2/PK3/PK4 系统万能接插口与结构图信号/与芯片引脚对照表…………………………………………12 第二章 《EDA技术》课程的实验项目 实验一、QuartusII 9.0软件的使用………………………………………………………………………………………………………15 实验二、用文本输入法设计2选1多路选择器………………………………………………………………………………………16 实验三、用文本输入法设计7段数码显示译码器…………………………………………………………………………………….17 实验四、用原理图输入法设计8位全加器………………………………………………………………………………19 实验五、乐曲硬件演奏电路的设计……………………………………………………………………………………………………21 第一章　GW48 EDA实验开发系统的概要说明 1.1 GW48教学实验系统原理与使用介绍 一、GW48系统使用注意事项 (用户必读！！！) 闲置不用GW48系统时，必须关闭电源！！！ 在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。注意此复位键仅对实验系统的监控模块复位，而对目标器件FPGA没有影响，FPGA本身没有复位的概念，上电后即工作，在没有配置前，FPGA的I/O口是随机的，故可以从数码管上看到随机闪动，配置后的I/O口才会有确定的输出电平。 换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔。请特别注意，尽可能不要随意插拔适配板，及实验系统上的其他芯片。 未用到+/－12V时，请务必把右上角的开关关闭，指示灯亮时开，不亮时关。 康芯GW48系列EDA设备较以前有较大的改进，每个型号详细说明在提供的关盘“系统特色及功能说明”文件夹里。使用实验系统前，查阅此文件夹.以下将详述GW48系列SOPC/EDA实验开发系统（GW48-PK2/PK3/PK4）结构与使用方法，对于这3种型号的共同之处将给予说明。 Multi-task Reconfiguration电路结构（多功能重配置结构） 该电路结构能仅通过一个键，完成纯电子切换（有的产品只能通过许多机械开关手动切换）的方式选择十余种不同的实验系统硬件电路连接结构，大大提高了实验系统的连线灵活性，但又不影响系统的工作速度（手工插线方式虽然灵活，但会影响系统速度和电磁兼容性能，不适合高速FPGA/SOPC等电子系统实验设计）。该系统的实验电路结构是可控的。即可通过控制接口键，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化重配置。这种“多任务重配置”设计方案的目的有3个：1、适应更多的实验与开发项目；2、适应更多的PLD公司的器件；3、适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下。以下是对GW48系统主板功能块的注释。 “模式选择键”：按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实验电路结构图所示。例如选择了“NO.3”图，须按动系统板上此键，直至数码管“模式指示”数码管显示“3”，于是系统即进入了NO.3 图所示的实验电路结构。 图1.GW48 EDA系统的标准插座及不同公司二次开发信号图 FPGA/CPLD万能插口 图1是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。可用的目标芯片包括目前世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件。每个脚本公司已经定义标准化，第七节的表中已列出多种芯片对系统板引脚的对应关系，以利在实验时经常查用。 ByteBlasterMV编程配置口：此口有三个用途： 1、在对适配板FPGA/CPLD进行编程时，用十芯线板此口和适配板的“JTAG”口相连。2、如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发实践活动，首先应该将系统板上的目标芯片适配座拔下（对于Cyclone器件不用拔），用