第十章多通道缓冲串口.ppt

2、 McBSP的结构 3、 McBSP的工作流程 McBSP与外设进行数据传输是通过（DX）脚来发送，（RX）脚来接收，通信的时钟与帧信号是由CLKX, CLKR, FSX, and FSR脚来控制。 DSP的CPU或DMA从数据接收寄存器（DRR[1，2]）读取接收数据，发送时向数据发送寄存器(DXR[1,2])写数据。 数据写入(DXR[1,2])后通过传输移位寄存器(XSR[1,2]) 移位输出到DX上，同样，从DR上接收的数据移位存储到接收移位寄存器(RSR[1,2]) 并拷贝到接收缓存寄存器(RBR[1,2]) ，然后，再由(RBR[1,2])拷贝到DRR[1,2]，DRR[1,2]就可以由CPU或DMA来读出。多级寄存器允许在通信时内部和外部数据同时传输。 C54XX对McBSP的控制由16位的控制寄存器实现。 二、 McBSP的配置 1、 McBSP控制寄存器 2、串口控制寄存器1（SPCR1） 3、串口控制寄存器2（SPCR2） SPCR2设置McBSP自由运行模式、SOFT 模式、发送中断模式，并给出发送同步错误、发送移位寄存器(XSR[1,2])空、发送准备好等状态。此外可以进行发送复位、采样率发生器复位、帧同步发生电路复位。 4、引脚控制寄存器（PCR） PCR设置McBSP传输帧同步模式、接收帧同步模式、发送时钟模式、接收时钟模式、发送帧同步信号的极性、接收帧同步信号的极性、发送时钟极性、接收时钟极性，并给出CLKS、DX、DR脚的状态。此外PCR还定义发送和接收部分在复位时相应引脚是否配置为通用 I/O。 5、接收控制寄存器1（RCR1） RCR1设置McBSP接收时第一相的接收帧长度（从1个字到128个字、接收字长度（8、12、16、20、24、32bits）。 6、接收控制寄存器2（RCR2） RCR2设置McBSP接收时是否允许第二相（RPHASE=1）。如果允许，设置McBSP接收时第二相的接收帧长度（从1个字到128个字、接收字长度（8、12、16、20、24、32bits）。此外， RCR2设置McBSP接收时的接收压缩模式、接收同步帧忽略模式、接收数据延迟。 7、发送控制寄存器1（XCR1） XCR1设置McBSP发送时第一相（FIRST PHASE）的发送帧长度（从1个字到128个字、发送字长度（8、12、16、20、24、32bits）。 8、发送控制寄存器2（XCR2） XCR2设置McBSP发送时是否允许第二相（XPHASE=1）。如果允许，设置McBSP时第二相的发送帧长度（从1个字到128个字、发送字长度（8、12、16、20、24、32bits）。此外， XCR2设置McBSP发送时的发送压缩模式、发送同步帧忽略模式、发送数据延迟。 三、时钟和帧同步 串口工作需要帧同步和比特时钟信号，这两个信号的来源可以是外部管脚输入，也可以是内部采样率生成器产生，对于后者，此时管脚可能是一个时钟输出管脚。 2、工作帧同步和工作比特时钟 真正用于发生和接收的帧同步和比特时钟我们叫做internal CLKR，internal FSR，internal CLKX，internal FSX。 这些信号同数据关系满足如图要求 1）比特时钟上升沿对齐帧同步，下降 沿采用帧同步 2）帧同步高电平有效，长度无所谓 3）比特时钟上升沿对齐数据，下降沿采样数据 3、工作帧同步和比特时钟来源 对于发送通道，可以是外部管脚，也可以是内部采样率生成器 对于接收通道，可以是外部管脚，也可以是内部采样率生成器，工作在DLB模式时，则来源于发送通道工作帧同步和工作时钟 4、采样率生成器 采样率发生器由三级时钟分频组成，产生可编程的CLKG（数据位时钟）信号和FSG（帧同步时钟）信号。CLKG和FSG是McBSP的内部 信号，用于驱动接收/发送时钟信号（CLKR/X）和帧同步信号（FSR/X）。采样率发生器时钟既可以由内部的CPU时钟驱动（CLKSM=1），也可以由外部时钟源驱动（CLKSM=0）。 采样率发生器的三级分频分别是： 数据位时钟分频(CLKGDV) 帧周期分频(FPER) 帧脉冲宽度分频(FWID） 采样率发生器的工作模式由采样率发生器控制寄存器SRGR1和SRGR2控制。 采样率发生器控制寄存器（SRGR1） 采样率发生器寄存器1设置帧正脉冲宽度（必须小于WDLEN指出的字的长度）和数据位时钟分频（ CLKG与输入CLK频率之比，约定值为1）。 采样率发生器控制寄存器（SRGR2） 采样率发生器寄存器2设置采样率发生器时钟同步模式、CLKS的极性、采样率发生器输入时钟选择、