微机原理第04讲.pptVIP

第4章：什么是分时复用？ 分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法 第4章：基本控制信号的组合方法 I/O读 I/O写 存储器读 存储器写 第4章：最小组态总线形成（Intel 产品手册推荐电路） RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK READY MN / MX +5V 控制总线 地址总线A19 ~ A0 数据总线D7 ~ D0 ALE A19 ~ A8 AD7 ~ AD 0 DT / R DEN 8088 CPU STB 8282 OE T OE 8286 8284A 系统总线 第4章：周期介绍 第4章：等待状态Tw的插入 第4章：微机总线层次结构－芯片总线 I/O接口 ROM RAM CPU 外总线 内总线 主机板 芯片总线 扩充存储器 计算机 通信接口 打印机 打印机接口 智能仪表 仪表接口 局域网络 网络接口 第4章：微机总线层次结构－内总线 I/O接口 ROM RAM CPU 外总线 内总线 主机板 芯片总线 扩充存储器 计算机 通信接口 打印机 打印机接口 智能仪表 仪表接口 局域网络 网络接口 第4章：微机总线层次结构－外总线 I/O接口 ROM RAM CPU 外总线 内总线 主机板 芯片总线 扩充存储器 计算机 通信接口 打印机 打印机接口 智能仪表 仪表接口 局域网络 网络接口 第4章：PC机上的总线 PCI总线 ISA总线 USB总线 -S2、-S1、-S0的编码意义 过渡状态 1 1 1 存储器写 1 1 0 存储器读 1 0 1 取指 1 0 0 暂停 0 1 1 I/O写 0 1 0 I/O读 0 0 1 中断响应 0 0 0 CPU的工作状态 S2 S1 S0 IO/M DT/R DEN 妈妈新开了个淘宝店，欢迎前来捧场 妈妈的淘宝点开了快半年了，主要卖的是毛绒玩具、坐垫、抱枕之类的，但生意一直不是很好，感觉妈妈还是很用心的，花了不少功夫，但是就是没有人气，所以我也来出自己的一份力，帮忙宣传一下。 并且妈妈总是去五亭龙挑最好的玩具整理、发货，质量绝对有保证。 另外我家就在扬州五亭龙玩具城旁边，货源丰富，质量可靠，价格便宜。 欢迎大家来逛逛【扬州五亭龙玩具总动员】?99 个人小广告： 第4章：三态缓冲器（三态门） T为低电平时： 输出为高阻抗（三态） T为高点平时： 输出为输入的反相 T A F 表示反相或低电平有效 T A F T A F T A F 三态门具有单向导通和三态的特性 第4章：双向三态缓冲器 A B T OE* OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通 双向三态门具有双向导通和三态的特性 第4章：Intel 8286 OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通 每一位都是一个双向三态门， 8位具有共同的控制端 8位双向缓冲器 控制端连接在一起，低电平有效 可以双向导通 输出与输入同相 第4章：D触发器 D Q C Q 电平锁存 D Q C Q 上升沿锁存 负脉冲的上升沿 D Q C Q S R 带有异步置位清零的 电平控制的锁存器 电平锁存： 高电平通过，低电平锁存 上升沿锁存： 通常用负脉冲触发锁存 第4章：常用集成电路芯片 74LS273 具有异步清零的 TTL上升沿锁存器 每一位都是一个D触发器， 8个D触发器的控制端连接在一起 第4章：三态缓冲锁存器（三态锁存器） T A D Q C B 锁存环节 缓冲环节 第4章：Intel 8282 具有三态输出的 TTL电平锁存器 STB 电平锁存引脚 OE* 输出允许引脚 每一位都是一个三态锁存器， 8个三态锁存器的控制端连在一起 第4章：4.1.3 最小组态的总线形成 AD7 ~ AD0 A15 ~ A8 A19/S6 ~ A16/S3 +5V 8088 ALE 8282 STB 系统总线信号 A19 ~ A16 A15 ~ A8 A7 ~ A0 D7