第四章VHDL语言与FPGA设计.pptxVIP

;;;4.1 FPGA设计初步;4.1.1 FPGA的基本概念;FPGA内部多采用查找表的结构。 查找表简称为LUT (Look-Up-Table)，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT都可以看成一个具有4位地址线的16×1的RAM。 基于查找表（LUT）的FPGA的结构 采用这种查找表结构的FPGA有Altera的ACEX和APEX系列及Xilinx的Spartan和Virtex系列等。 查找表结构的FPGA逻辑实现原理;4.1.2 FPGA设计流程;4.1.3 VHDL语言简介;;1.实体说明 实体说明是一个器件的外观视图，即从外部看到的器件外貌，包括端口等。实体说明也可以定义参数，并把参数从外部传入模块内部。任何一个基本设计单元的实体说明都具有如下结构： ENTITY实体名IS [GENERIC(类属表)；] [PORT(端口表)；] 实体说明部分； [BEGIN 实体语句部分；] END [ENTITY][实体名]； [ ]中的内容是可选的，即可以没有这部分内容。;;2．端口说明 端???说明是对设计实体与外部接口的描述，也可以说是对外部引脚信号的名称、数据类型和输入输出方向的描述。端口为设计实体和其外部环境通信的动态信息提供通道，其功能对应于电路图符号的一个引脚。实体说明中的每一个I/O信号被称为一个端口，一个端口就是一个数据对象。每个端口必须有一个名字、一个通信模式和一个数据类型。是实体的重要组成部分。端口说明的一般格式为： Port(端口名：模式 数据类型名； 端口名：模式 数据类型名）；;端口模式;3．结构体 结构体是次级设计单元，具体指明了该设计实体的结构或行为，定义了该设计实体的功能，规定了该设计实体的数据流程，指定了该实体中内部元器件的连接关系，把一个设计的输入和输出之间的关系建立起来。由于结构体是对实体功能的具体描述，因此一定要跟在实体的后面。 一个结构体的一般书写格式为： ARCHITECTURE 结构体名 OR 实体名 IS [定义语句] BEGIN [并行处理语句] [进程语句] --器件的功能实现部分 END结构体名； ;VHDL结构中用于描述逻辑功能和电路结构的语句：顺序语句和并行语句。;4.描述风格 描述风格也就是建模方法。 用VHDL语言描述结构体有4种方法。 (1)行为描述法：采用进程语句，顺序描述被称为设计实体的行为。 (2)数据流描述法：采用类似于布尔方程的并行信号赋值语句进行描述。 (3)结构描述法：采用元件例化语句描述设计实体内的结构组织和元件互连关系。 (4)混合描述法：采用多个进程(process)、多个模块(blocks)、多个子程序(subprograms)的子结构方式，是将前三种基本的描述方法组合起来。;三种描述方式的比较;功能描述语句结构;例：用条件信号赋值语句设计四选一电路模块;process(s,a,b,c,d) begin case s is when 00=z=a; when 01=z=b; when 10=z=c; when 11=z=d; when others=null; end case; end process; end behav;;;4.2 对VHDL和原理图的混合设计与仿真;4.3 Protel DXP和Altera FPGA接口 ;4.4 实例讲解;-- BCD.VHD -- Binary Coded Decimal Counter (0-9) with RCO library IEEE; use IEEE.STD_LOGIC_1164.all; use ieee.std_logic_unsigned.all; --------------------BCD----------------------------------------- entity BCD is port(CLEAR,CLOCK,ENABLE: in std_logic; RCO: out std_logic; OCD: out std_logic_vector(3 downto 0)); end; ;architecture RTL of BCD is signal CURRENT_COUNT,NEXT_COUNT: std_logic_vector(3 downto 0); begin