第4章主存储器试卷.pptVIP

存储器概述 1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。 2、存储元：存储器的最小组成单位，用以存储1位二进制代码。 3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。 4、单元地址：在存储器中用以表识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。 5、字存储单元：存放一个字的存储单元，相应的单元地址叫字地址。 6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址 7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。 8、按字节寻址计算机：可编址的最小单位是字节的计算机。 9、存储体：存储单元的集合，是存放二进制信息的地方 存储器各个概念之间的关系 4.4主存储器的基本操作 主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图所示。 主存储器的逻辑组成 六管SRAM存储器两种状态 六管SRAM存储器读操作 六管SRAM存储器写操作 存储矩阵 16×1 bit SRAM 常用典型的SRAM芯片有6116、6264、62256等。 DRAM的单管存储单元: 读 DRAM的单管存储单元: 写 DRAM时序 练习: 有一个1K×4位的动态RAM蕊片（蕊片内是64×16结构）构成，问：　　?（1）?采用异步刷新方式，如单元刷新时间间隔不超过2ms，则刷新信号周期是多少？　　?（2）?如果用集中刷新方式，存储的刷新一遍最少用多少读写周期？死时间率是多少？设T单位为0.1us。 解：1、采用异步刷新方式，在2ms时间内分散地把64行刷新一遍，故刷新时间间隔为2ms/64=31.25us，即可取刷新信号周期为≤31.25us。 2、如果采用集中刷新方式，假定T为读写周期，如16组同时进行刷新，则所需时间为64T。因为T为0.1us，2ms=2000us.死时间率=64T/2000*100%=0.32%。 EPROM 编程器 紫外线擦除器 (5) 快除读写存储器 F1ash Memory的读写原理： 各存储器的用途 4.7 DRAM的研制与发展 1. 增强型DRAM（EDRAM） 增强型DRAM（EDRAM）改进了CMOS制造工艺，使晶体管开关加速，其结果使EDRAM的存取时间和周期时间比普通DRAM减少一半，而且在EDRAM芯片中还集成了小容量SRAM cache。 2. Cache DRAM（CDRAM） 其原理与EDRAM相似，其主要差别是SRAM cache的容量较大，且与真正的cache原理相同。在存储器直接连接处理器的系统中，cache DRAM可取代第二级cache和主存储器（第一级cache在处理器芯片中）。CDRAM还可用作缓冲器支持数据块的串行传送。 3. EDO DRAM（EDRAM） 扩充数据输出（extended data out，简称EDO），它在完成当前内存周期前即可开始下一周期的操作，因此能提高数据带宽或传输率。 4. 同步 DRAM（SDRAM） 典型的DRAM是异步工作的，CPU送地址和控制信号之后，等待存储器的内部操作完成，此时CPU不能做别的。 SDRAM与CPU之间的数据传输是同步的，CPU送出地址和控制信号后，经过已知数量的时钟后，SDRAM完成内部操作，此期间，CPU可以做其他的工作，而不必等待。 5. Rambus DRAM（RDRAM） Rambus公司研制，着重提高存储器频率带宽。 RDRAM与CPU之间通过专用的RDRAM总线传送数据，而不是常用的RAS、CAS、WE、CE信号。 采用异步成组数据传输协议，开始时需要较大的存取时间（例如48ns），以后可达500MB/s的传输速率。 Rambus得到Intel公司的支持，其高档的Pentium III 处理器将采用Rambus DRAM结构。 6. 集成随机存储器（IRAM） 将整个DRAM系统集成在一个芯片内，包括存储单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等。片内还附加有测试电路。 7. ASIC RAM 根据用户需求而设计的专用存储器芯片，它以RAM为中心，并结合其他逻辑功能电路。 例如，视频存储器（video memory）是显示专用存储器，它接收外界送来的图像信息，然后向系统提供高速串行信息。 4.8 半导体存储器的组成与控制 1、主存储器与CPU的连接 地址线的连接 数据线的连接 控制信号线的连接 主存储器与CPU的连接 2. 存储器容量扩展 1个存储器的芯片的容量是有限的，它在字数或字长方面与实