06半导体存储器.ppt

(1) 静态RAM(SRAM) 以双稳态触发器作为基本的存储单元，每一个双稳态触发器存放一位二进制信息。其保存的信息在不断电的情况下，是不会被丢失的。优点是不需要动态刷新电路，速度快；缺点是与动态RAM相比集成度低，功耗和价格高。主要用于存储容量不大的微机系统中，如微机中的Cache采用的就是SRAM。 如果组的大小为1时就变成了直接映像；如果组的大小为整个Cache的大小时就变成了全相联映像。 组相联映射在判断块命中及替换算法上都要比全相联映射简单，运行起来比直接映射更加有效，其命中率介于全相联映射和直接映射之间。 8086微处理器在组织1MB的存储器时，其存储空间从物理上被分成两个512KB的存储体，分别叫做奇地址存储体和偶地址存储体。奇地址存储体的数据线连接数据总线的高8位(D15～D8)，这里又称这个存储体为高位字节存储体。偶地址存储体的数据线连接数据总线的低8位(D7～D0)，这里又称这个存储体为低位字节存储体。存储体与总线的连接如图6.31所示。 图6.31 8086的存储器组织 8086微处理器访问(读或写)存储器由信号和A0组合控制，见表6-11。奇地址存储体由信号选择；偶地址存储体由A0信号选择。奇、偶存储体的体内寻址均由地址总线A1~A19控制。为提高程序运行速度，编程时应尽量注意从偶地址开始存放数据。 表6-11 和A0组合的对应操作 两个总线周期 AD15~AD8 AD7~AD-0 从奇地址读/写一个字 先读/写字的低8位(在奇体中) 再读/写字的高8位(在偶体中) 1 0 0 1 一个总线周期 AD15~AD8 从奇地址读/写一个字节 1 0 一个总线周期 AD-7~AD0 从偶地址读/写一个字节 0 1 一个总线周期 AD15~AD0 从偶地址读/写一个字 0 0 需要的总线周期 使用数据线 数据读/写格式 A0 2. 8086存储器子系统的设计举例 【例6.5】 为某8位机(地址总线为16位)设计一个12KB容量的存储器，要求EPROM为8KB，地址从0000H开始；RAM区为4KB，地址从2000H开始，片选信号采用全译码方法。 首先根据要求的存储容量及起始地址选择合适的存储器芯片，并列出地址分配表。在本例中，选用2片EPROM芯片2732A和2片RAM芯片6116组成存储器，存储器芯片地址分配见表6-12。 表6-12 存储芯片地址分配 2800H～2FFFH 2KB 6116 2# 2000H～27FFH 2KB 6116 1# 1000H～1FFFH 4KB 2732A 2# 0000H～0FFFH 4KB 2732A 1# 地址范围 容 量 芯 片 号 根据题意，用74SL138译码器采用全译码方式产生片选信号，CPU的16根地址线A15～A0全部参加译码。由于每片EPROM为4KB，故A11～A0用作片内字选；每片RAM为2KB，用A10～A0作片内字选。高位地址A15～A12作74SL138译码器的输入，A11参加RAM的译码，产生的译码输出000～111作为芯片的片选信号。存储器的地址位图见表6-13。 表6-13 存储芯片的地址位图 2800H～2FFFH 11……1 1 0010 6116 2# 2000H～27FFH 00……0 0 0010 6116 1# 1000H～1FFFH 11…1 0001 2732A 2# 0000H～0FFFH 00…0 0000 2732A 1# 地址范围 A10～A0 A11 片选译码A15A14A13A12 芯片号 存储器的扩展电路如图6.32所示。2片2732A的片内地址与系统地址总线A11～A0相连，片选端分别接译码器输出端Y0，Y1。2片6116的片内地址与系统地址总线A10～A0相连，译码器输出端Y2和A11经或门输出与1# 6116的相连，A11取反后和译码器输出端Y2经或门输出与2# 6116的相连。系统地址总线A12～A14接译码器输入端A，B，C，A15连译码器的控制端G2B；写控制信号线，读控制信号线RD和存储器选通信号线 均为CPU输出，低电平有效，与存储器芯片的对应引脚相连。 图6.32 12KB存储器的扩展电路 【例6.6】 IBM PC/XT/AT存储空间的分配。 在IBM PC/XT中，CPU是8088，有20条地址线，可寻址的物理地址范围为00000～FFFFFH，共1MB。通常把这1MB空间分为3个区，即RAM区，保留区和ROM区。其存储空间的分配如图6.33所示。 RAM区的地址范围为00000H～9FFFFH，为前640KB空间，称为主存储器，是